一种面向数据融合算法的多核RISC-V片上系统及方法技术方案

本发明专利技术涉及片上系统(SoC)架构设计领域，公开了一种面向数据融合算法的多核RISC

【技术实现步骤摘要】
一种面向数据融合算法的多核RISC
‑
V片上系统及方法


[0001]本专利技术属于片上系统SOC架构设计
，尤其涉及一种面向数据融合算法的多核RISC
‑
V片上系统及方法。

技术介绍

[0002]数据融合算法的本质是将数据集M与数据集N中的各个元素以最优的方式进行匹配关联，而拍卖算法是一种用于寻找最优匹配关系的算法。基于拍卖算法的数据融合算法流程上大体可以分为统计距离计算、分簇处理、拍卖求关联关系三部分。算法的输入为两组三维坐标构成的点的集合M和N。统计距离计算是按照预定的公式计算这两组坐标集合中点与点间的统计距离；分簇处理是将计算得到的所有统计距离值与一个预先设定的阈值比较，若集合M中某点P
M
与集合N中某点P
N
的统计距离值小于阈值且P
M
与集合N中其它点的统计距离都大于阈值，则这两点的关系为匹配状态，若集合M中某点与集合N中多个点的统计距离都小于阈值，则该点与这些点的匹配关系不能确定，所有不能确定的点都会被记录下来并进入下一步拍卖求关联关系环节。在拍卖求关联关系环节，首先把集合M中所有未匹配的点重新排列编号成被拍卖对象，同时把集合N中所有未匹配的点重新排列编号作为竞拍对象，然后将生成的被拍卖对象依次进行拍卖，每个竞拍者的“利润”定义为这两点的统计距离值减去当前竞拍的价格，利润最小的竞拍者会拍到这件商品。若出现两个竞拍者利润相同的情况会有一个竞价环节，通过提高价格来筛选出最佳匹配对象。每个被拍卖对象和竞拍对象都只能一一匹配，当出现一对多匹配的情况时就会有被拍卖对象的替换，算法会选择最优的被拍卖对象替换并把替换下来的被拍卖对象重新竞拍。
[0003]目前该算法运行的平台为CPU平台，其主要问题在于：
[0004]CPU内部运算单元面积占比小，不适合进行大规模浮点数运算，在处理大规模浮点运算时效率不高。
[0005]CPU只能顺序执行指令，在进行统计距离计算时，必须计算完一个才能计算下一个，无法进行并行计算。
[0006]在分簇处理步骤需要将所有的统计距离计算结果与阈值比较，涉及遍历操作，在CPU上花费时间较长。
[0007]以上几个问题导致算法在CPU上运行时整体耗时较长。

技术实现思路

[0008]本专利技术提供一种面向数据融合算法的多核RISC
‑
V片上系统及方法，旨在解决现有的数据融合算法的在通用处理器上运行时耗时较长、效率不高的问题。
[0009]本专利技术的技术方案：
[0010]第一方面，
[0011]本专利技术提供一种面向数据融合算法的多核RISC
‑
V片上系统，其特征在于，所述系统包括：1个RISC
‑
V大核处理器子系统、n个RISC
‑
V小核处理器子系统、仲裁器1模块、仲裁器
2模块、片上数据存储模块、DDR控制器以及调试接口；
[0012]所述1个RISC
‑
V大核处理器子系统、n个RISC
‑
V小核处理器子系统分别与仲裁器1模块通信连接，所述1个RISC
‑
V大核处理器子系统、n个RISC
‑
V小核处理器子系统分别与仲裁器2模块通信连接，仲裁器1模块还与片上数据存储模块相连，仲裁器2模块还与DDR控制器相连，所述DDR控制器还与外部DDR SDRAM相连，所述片上数据存储模块还与外部数据总线连接。
[0013]进一步的，所述RISC
‑
V大核处理器子系统，用于向主机发送启动信号、计算完成信号，以及执行数据融合算法中的统计距离计算、分簇处理、拍卖求关联部分，将计算完成的结果发送给DDR SDRAM，并将最终计算完成的结果取回到片上数据存储模块；
[0014]所述n个RISC
‑
V小核处理器子系统，用于执行数据融合算法中的统计距离计算和阈值比较部分，并将计算完成的结果发送到DDR SDRAM；
[0015]所述仲裁器1模块，负责仲裁各处理器子系统对片上数据存储模块的访问请求；
[0016]所述仲裁器2模块，负责仲裁各处理器子系统对DDR控制器的访问请求；
[0017]所述片上数据存储模块，用于存储主机端发送过来的原始数据，以及存储5各处理器子系统执行数据融合算法完成后的结果数据；
[0018]所述DDR控制器，用于各处理器子系统对DDR SDRAM的访问控制；
[0019]所述调试接口，用于多核RISC
‑
V片上系统的调试。
[0020]进一步的，所述的RISC
‑
V大核处理器子系统由RISC
‑
V大核处理器、接
[0021]口总线、协处理器、指令缓存、数据缓存、Tilelink总线以及BootRom组成；0其中，所述RISC
‑
V大核处理器，负责发送计算启动信号、计算完成信号，
[0022]统计距离及阈值比较浮点运算，分簇处理自定义指令、拍卖求关联自定义指令发送，以及将最终计算结果由DDR控制器取回至片上数据存储模块；
[0023]所述协处理器，作为RISC
‑
V大核处理器的加速设备，对大核处理器发送过来的自定义指令进行响应和译码，执行分簇处理和拍卖求关联运算，并返回5运算结果；
[0024]所述接口总线，用于RISC
‑
V大核处理器与协处理器之间的通信；
[0025]所述指令缓存，用于存储RISC
‑
V大核处理器所需的处理、运算指令；
[0026]所述数据缓存，用于存储计算过程中间数据；
[0027]所述系统总线TileLink，用于RISC
‑
V大核处理器与仲裁器模块、调试接口0的通信；
[0028]所述Bootrom，用于存储大核处理器启动代码。
[0029]进一步的，所述协处理器是根据数据融合算法自定义的指令集处理器，实现的自定义指令包括分簇处理指令、拍卖指令。
[0030]进一步的，所述RISC
‑
V小核处理器子系统由RISC
‑
V小核处理器、指令缓5存、数据缓存、Tilelink总线以及BootRom组成；
[0031]其中，所述RISC
‑
V小核处理器，负责统计距离及阈值比较浮点运算，并将计算结果发送至DDR SDRAM；
[0032]所述指令缓存，用于存储RISC
‑
V小核处理器所需的运算、处理指令；
[0033]所述数据缓存，用于存储计算过程中间数据；
[0034]所述系统总线TileLink，用于RISC
‑
V小核处理器与仲裁器模块、调试接口的通信；
[0035]所述BootRom，用于存储小核处理器启动代码。
[0036]进一步的，所述R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种面向数据融合算法的多核RISC
‑
V片上系统，其特征在于，所述系统包括：1个RISC
‑
V大核处理器子系统、n个RISC
‑
V小核处理器子系统、仲裁器1模块、仲裁器2模块、片上数据存储模块、DDR控制器以及调试接口；所述1个RISC
‑
V大核处理器子系统、n个RISC
‑
V小核处理器子系统分别与仲裁器1模块通信连接，所述1个RISC
‑
V大核处理器子系统、n个RISC
‑
V小核处理器子系统分别与仲裁器2模块通信连接，仲裁器1模块还与片上数据存储模块相连，仲裁器2模块还与DDR控制器相连，所述DDR控制器还与外部DDR SDRAM相连，所述片上数据存储模块还与外部数据总线连接。2.根据权利要求1所述的一种面向数据融合算法的多核RISC
‑
V片上系统，其特征在于，所述RISC
‑
V大核处理器子系统，用于向主机发送启动信号、计算完成信号，以及执行数据融合算法中的统计距离计算、分簇处理、拍卖求关联部分，将计算完成的结果发送给DDR SDRAM，并将最终计算完成的结果取回到片上数据存储模块；所述n个RISC
‑
V小核处理器子系统，用于执行数据融合算法中的统计距离计算和阈值比较部分，并将计算完成的结果发送到DDR SDRAM；所述仲裁器1模块，负责仲裁各处理器子系统对片上数据存储模块的访问请求；所述仲裁器2模块，负责仲裁各处理器子系统对DDR控制器的访问请求；所述片上数据存储模块，用于存储主机端发送过来的原始数据，以及存储各处理器子系统执行数据融合算法完成后的结果数据；所述DDR控制器，用于各处理器子系统对DDR SDRAM的访问控制；所述调试接口，用于多核RISC
‑
V片上系统的调试。3.根据权利要求1所述的一种面向数据融合算法的多核RISC
‑
V片上系统，其特征在于，所述的RISC
‑
V大核处理器子系统由RISC
‑
V大核处理器、接口总线、协处理器、指令缓存、数据缓存、Tilelink总线以及BootRom组成；其中，所述RISC
‑
V大核处理器，负责发送计算启动信号、计算完成信号，统计距离及阈值比较浮点运算，分簇处理自定义指令、拍卖求关联自定义指令发送，以及将最终计算结果由DDR控制器取回至片上数据存储模块；所述协处理器，作为RISC
‑
V大核处理器的加速设备，对大核处理器发送过来的自定义指令进行响应和译码，执行分簇处理和拍卖求关联运算，并返回运算结果；所述接口总线，用于RISC
‑
V大核处理器与协处理器之间的通信；所述指令缓存，用于存储RISC
‑
V大核处理器所需的处理、运算指令；所述数据缓存，用于存储计算过程中间数据；所述系统总线TileLink，用于RISC
‑
V大核处理器与仲裁器模块、调试接口的通信；所述Bootrom，用于存储大核处理器启动代码。4.根据权利要求1所述的一种面向数据融合算法的多核RISC
‑
V片上系统，其特征在于，所述协处理器是根据数据融合算法自定义的指令集处理器，实现的自定义指令包括分簇处理指令、拍卖指令。5.根据权利要求3所述的一种面向数据融合算法的多核RISC
‑
V片上系统，其特征在于，所述RISC
‑
V小核处理器子系统由RISC
‑
V小核处理器、指令缓存、数据缓存、Tilelink总线以及BootRom组成；
其中，所述RISC
‑
V小核处理器，负责统计距离及阈值比较浮点运算，并将计算结果发送至DDR S...

【专利技术属性】
技术研发人员：童歆，严龙，王荣阳，李威，
申请(专利权)人：中国航空无线电电子研究所，
类型：发明
国别省市：