V5平台GTP通道两路独立RapidIO收发方法及系统技术方案

本发明专利技术提供了一种V5平台GTP通道两路独立RapidIO收发方法及系统，包括：将RapidIO x1核例化；完善GTP_DUAL接口信号；提取剥离共用模块，得到RapidIO x1。本发明专利技术充分利用GTP_DUAL共享时钟资源的特点，在一个GTP_DUAL上实现两路独立的RapidIO x1收发器；本发明专利技术能充分利用V5GTP_DUAL的结构特点，有效地减少了FPGA的资源使用，对应的外围接口电路也能简化。对应的外围接口电路也能简化。对应的外围接口电路也能简化。

【技术实现步骤摘要】
V5平台GTP通道两路独立RapidIO收发方法及系统


[0001]本专利技术涉及FPGA开发平台的
，具体地，涉及V5平台GTP通道两路独立RapidIO收发方法及系统，尤其涉及Xilinx_V5_FPGA平台GTP_DUAL实现两路独立RapidIO收发。

技术介绍

[0002]在V5平台上，数个GTP通道都是以GTP_DUAL的形式构成的，结构示意框图图1所示，一个GTP_DUAL由两个GTP通道构成，其中时钟生成是共享的，而在RapidIO IP核调用时，每个x1的例化都需要一个占用GTP_DUAL结构。这样会造成FPGA资源的浪费，也增加了外部电路的开销。
[0003]因此，需要提出一种新的技术方案以改善上述技术问题。

技术实现思路

[0004]针对现有技术中的缺陷，本专利技术的目的是提供一种V5平台GTP通道两路独立RapidIO收发方法及系统。
[0005]根据本专利技术提供的一种V5平台GTP通道两路独立RapidIO收发方法，所述方法包括如下步骤：
[0006]步骤S1：将Rapi本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种V5平台GTP通道两路独立RapidIO收发方法，其特征在于，所述方法包括如下步骤：步骤S1：将RapidIO x1核例化；步骤S2：完善GTP_DUAL接口信号；步骤S3：提取剥离共用模块，得到两路RapidIO x1。2.根据权利要求1所述的V5平台GTP通道两路独立RapidIO收发方法，其特征在于，所述步骤S1在ISE软件中添加RapidIO IP核，按软件向导完成x1核的设置，勾选example选项框，设置完成后生成3个IP核网表文件和生成若干范例文件，将这些文件加入工程，进行接口映射，完成IP核的例化。3.根据权利要求2所述的V5平台GTP通道两路独立RapidIO收发方法，其特征在于，所述3个IP核网表文件包括输入输出逻辑LOGIO、缓存Buffer和物理层处理PHY。4.根据权利要求1所述的V5平台GTP通道两路独立RapidIO收发方法，其特征在于，所述步骤S2打开GTP_DUAL顶层模块，将所述GTP_DUAL顶层模块的接口映射补齐完善；所述GTP_DUAL顶层模块的名称为srio_gt_wrapper_5_1x.v。5.根据权利要求1所述的V5平台GTP通道两路独立RapidIO收发方法，其特征在于，所述步骤S3中的共用模块包括时钟管理模块clocks、复位模块resets和GTP_DUAL顶层模块；时钟管理模块clocks：两路RapidIO例化后有两个时钟管理模块，删掉其中一路的接口映射关系；复位模块resets：两路RapidIO例化后有两个复位模块，删掉其中一路的接口映射，两路RapidIO共用一个复位模块；GTP_DUAL顶层模块：GTP_DUAL顶层模块和IP核物理层处理作为物理层顶层模块的子模块，先把GTP_DUAL顶层模块的映射关系从子模块从剥离出来，不作为物理层顶层模块的子模块，而是作为其平级的模块；然后再删掉其中一路GTP_DUAL顶层模块的接口映射。6.一种V5平...

【专利技术属性】
技术研发人员：李斌，
申请(专利权)人：华东计算技术研究所中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：