集成电路引线框架单元以及集成电路引线框架制造技术

一种集成电路引线框架单元以及集成电路引线框架。所述集成电路引线框架单元包括边框单元，合围经配置以放置集成电路芯片的承载区域。所述边框单元的顶表面包括凸起结构。所述集成电路引线框架包括阵列排列的多个集成电路引线框架单元。路引线框架单元。路引线框架单元。

【技术实现步骤摘要】
集成电路引线框架单元以及集成电路引线框架


[0001]本申请是有关于一种半导体装置，详细来说，是有关于一种集成电路引线框架单元以及集成电路引线框架。

技术介绍

[0002]在现有技术中，DRQFN集成电路产品或QFN集成电路产品由于引脚众多，并且引脚长度较长、重量较重。因此，若是框架中连接引脚的边框单元的支撑性不足，将容易使得整体框架变形。

技术实现思路

[0003]有鉴于此，本申请提出一种集成电路引线框架单元以及集成电路引线框架来解决现有技术中引脚数不足的问题。
[0004]依据本申请的一实施例，提出一种集成电路引线框架单元。所述集成电路引线框架单元包括边框单元，合围经配置以放置集成电路芯片的承载区域。所述边框单元的顶表面包括凸起结构。
[0005]依据本申请的一实施例，所述边框单元的所述顶表面还包括设置于所述凸起结构两侧的沟槽。
[0006]依据本申请的一实施例，所述凸起结构包括尖端凸起结构。
[0007]依据本申请的一实施例，所述凸起结构包括凸出平台结构。
[0008]依据本申请的一实施例，所述凸起结构占据所述顶表面的三分之一。
[0009]依据本申请的一实施例，所述集成电路引线框架单元还包括承载部以及连接单元。所述承载部设置于所述承载区域中。所述承载部经配置以承载所述集成电路芯片。所述连接单元连接于所述承载部与所述边框单元之间。
[0010]依据本申请的一实施例，提出一种集成电路引线框架。所述集成电路引线框架包括多个上述集成电路引线框架单元。多个所述集成电路引线框架单元呈现阵列排列。
[0011]本申请提出的集成电路框架单元中，通过将边框单元的顶表面设置凸起机构，使得边框单元的整体厚度增加，借此增加边框单元的支撑性。
附图说明
[0012]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0013]图1演示依据本申请一实施例的集成电路引线框架单元的方块示意图。
[0014]图2演示依据本申请一实施例的集成电路引线框架的示意图。
[0015]图3演示依据本申请一实施例的集成电路引线框架单元的示意图。
[0016]图4A演示依据本申请第一实施例的沿图2中A
‑
A
’
方向看入的边框单元的剖视视图。
[0017]图4B演示依据本申请第二实施例的沿图2中A
‑
A
’
方向看入的边框单元的剖视视图。
[0018]图4C演示依据本申请第三实施例的沿图2中A
‑
A
’
方向看入的边框单元的剖视视图。
[0019]图4D演示依据本申请第四实施例的沿图2中A
‑
A
’
方向看入的边框单元的剖视视图。
具体实施方式
[0020]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0021]再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
[0022]虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属
中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
[0023]图1演示依据本申请一实施例的集成电路引线框架单元1的方块示意图。在某些实施例中，集成电路引线框架单元1经配置以承载集成电路芯片，并提供连接至所述集成电路芯片的引脚。在某些实施例中，集成电路引线框架单元1可以用以实现一种QFN集成电路产品或DRQFN集成电路产品。在后续图示的实施例中以DRQFN集成电路产品作为范例说明。在某些实施例中，集成电路引线框架单元1包括边框单元10。在某些实施例中，边框单元10合围经配置以放置所述集成电路芯片的承载区域。在某些实施例中，边框单元10的顶表面包括凸起结构。
[0024]图2演示依据本申请一实施例的集成电路引线框架2的示意图。在某些实施例中，集成电路引线框架2包括多个呈现阵列排列的集成电路引线框架单元20。在某些实施例中，集成电路引线框架单元20可以用以实现图1实施例的集成电路引线框架单元1。在某些实施例中，集成电路引线框架2中的每个集成电路引线框架单元20包括承载部201、连接单元202以及边框单元203。
[0025]图3演示依据本申请一实施例的集成电路引线框架单元20的示意图。在某些实施例中，除承载部201、连接单元202以及边框单元203外，集成电路引线框架单元20还包括连接于边框单元203的多个外引脚301以及多个内引脚302。在某些实施例中，外引脚301大体上呈现前小后大的片状结构。在某些实施例中，内引脚302大体上呈现前大后小的片状结构。在某些实施例中，相邻两个外引脚301的间距大约是0.5毫米。在某些实施例中，相邻两个内引脚302的间距大约是0.5毫米。在某些实施例中，外引脚301与相邻的内引脚302的距离大约是0.1毫米。
[0026]在某些实施例中，边框单元203合围经配置以放置集成电路芯片的承载区域A1。在某些实施例中，承载区域A1大体呈现矩形。在某些实施例中，边本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路引线框架单元，其特征在于，包括：边框单元，合围经配置以放置集成电路芯片的承载区域；其中所述边框单元的顶表面包括凸起结构。2.根据权利要求1所述的集成电路引线框架单元，其特征在于，所述边框单元的所述顶表面还包括设置于所述凸起结构两侧的沟槽。3.根据权利要求1所述的集成电路引线框架单元，其特征在于，所述凸起结构包括尖端凸起结构。4.根据权利要求1所述的集成电路引线框架单元，其特征在于，所述凸起结构包括凸出平台结构。5.根据权...

【专利技术属性】
技术研发人员：赵雪晴，
申请(专利权)人：日荣半导体上海有限公司，
类型：新型
国别省市：