一种偏置电路和比较器制造技术

本发明专利技术公开了一种偏置电路和比较器。偏置电路包括偏置电压产生模块和控制模块；偏置电压产生模块用于产生第一偏置电压V1；控制模块包括第一子模块；第一子模块用于在控制电压Vc为第一电平时，使第一偏置电压V1的输出端到负载电路的第一偏置节点A的路径断开；第一子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第一偏置电压V1作用于负载电路的第一偏置节点A。本发明专利技术能在外部控制电压的作用下，根据实际的应用需要，使得负载电路快速启动或者充分关闭。使得负载电路快速启动或者充分关闭。使得负载电路快速启动或者充分关闭。

【技术实现步骤摘要】
一种偏置电路和比较器


[0001]本专利技术属于集成电路
，更具体地，涉及一种偏置电路和比较器。

技术介绍

[0002]偏置电路用于给比较器、运算放大器以及其他需要偏置的电路提供正确的偏置电压，对于高速比较器及运算放大器而言，为得到较高的带宽，其功耗也会相应增加；对于SoC芯片，其内部会重复使用大量比较器或运算放大器电路，比较器和运算放大器所带来的功耗相对增加，所以在不需要比较器和运算放大器工作时，关断比较器及运算放大器电路是十分有必要的。但当再次启动比较器及运算放大器电路时，如何使比较器及运算放大器偏置电压快速建立成为了棘手的问题。

技术实现思路

[0003]针对现有技术的以上缺陷或改进需求，本专利技术提供了一种偏置电路和比较器，能在外部控制电压的作用下，根据实际的应用需要，使得负载电路快速启动或者充分关闭。
[0004]为实现上述目的，按照本专利技术的一个方面，提供了一种偏置电路，包括偏置电压产生模块和控制模块；偏置电压产生模块用于产生第一偏置电压V1；控制模块包括第一子模块；第一子模块用于在控制电压Vc为第一电平时，使第一偏置电压V1的输出端到负载电路的第一偏置节点A的路径断开；第一子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第一偏置电压V1作用于负载电路的第一偏置节点A。
[0005]在一些实施方式中，第一子模块包括第一电容和第一开关模块；第一电容的第一端连接第一偏置电压V1的输出端和第一开关模块的输入端，第一电容的第二端用于接地；第一开关模块的输出端用于连接负载电路的第一偏置节点A；在控制电压Vc为第一电平时，第一开关模块关断；在控制电压Vc为第二电平时，第一开关模块导通，利用第一电容向负载电路的寄生电容充电，使得负载电路的第一偏置节点A的电压为第一偏置电压V1。
[0006]在一些实施方式中，控制模块还包括控制电压产生模块，控制电压产生模块用于获取控制电压Vc，并基于控制电压Vc生成第一控制电压Vc1和第二控制电压Vc2；第一开关模块的第一控制端连接第一控制电压Vc1的输出端，第一开关模块的第二控制端连接第二控制电压Vc2的输出端。
[0007]在一些实施方式中，第一子模块还包括下拉模块；下拉模块的第一端连接第一开关模块的输出端，下拉模块的第二端用于接地，下拉模块的第三端连接第二控制电压Vc2的输出端；下拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点A的电位拉低至地。
[0008]在一些实施方式中，控制电压产生模块包括反相器；控制电压产生模块用于将控制电压Vc输出为第一控制电压Vc1，以及利用反相器将控制电压Vc输出为第二控制电压Vc2。
[0009]在一些实施方式中，第一开关模块包括第一NMOS管N1和第一PMOS管P1，第一NMOS
管N1的源极连接第一PMOS管P1的源极，构成第一开关模块的输入端，第一NMOS管N1的漏极连接第一PMOS管P1的漏极，构成第一开关模块的输出端，第一NMOS管N1的栅极构成第一开关模块的第一控制端，第一PMOS管P1的栅极构成第一开关模块的第二控制端。
[0010]在一些实施方式中，偏置电压产生模块还用于产生第二偏置电压V2；控制模块还包括第二子模块；第二子模块用于在控制电压Vc为第一电平时，使第二偏置电压V2的输出端到负载电路的第二偏置节点B的路径断开；第二子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第二偏置电压V2作用于负载电路的第二偏置节点B。
[0011]在一些实施方式中，第二子模块包括第二电容和第二开关模块；第二电容的第一端连接第二偏置电压V2的输出端和第二开关模块的输入端，第二电容的第二端用于连接电源VDD；第二开关模块的输出端用于连接负载电路的第二偏置节点B；在控制电压Vc为第一电平时，第二开关模块关断；在控制电压Vc为第二电平时，第二开关模块导通，利用第二电容向负载电路的寄生电容充电，使得负载电路的第二偏置节点B的电压为第二偏置电压V2。
[0012]在一些实施方式中，第二开关模块包括第二NMOS管N2和第二PMOS管P2，第二NMOS管N2的源极连接第二PMOS管P2的源极，构成第二开关模块的输入端，第二NMOS管N2的漏极连接第二PMOS管P2的漏极，构成第二开关模块的输出端，第二NMOS管N2的栅极构成第二开关模块的第一控制端，连接第一控制电压Vc1的输出端，第二PMOS管P2的栅极构成第二开关模块的第二控制端，连接第二控制电压Vc2的输出端。
[0013]在一些实施方式中，第二子模块还包括上拉模块；上拉模块的第一端连接第二开关模块的输出端，上拉模块的第二端用于连接电源VDD，上拉模块的第三端连接第一控制电压Vc1的输出端；上拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点B的电位拉高至电源VDD。
[0014]根据本专利技术的另一方面，提供了一种比较器，包括负载电路和上述偏置电路；其中，负载电路为比较模块。
[0015]在一些实施方式中，偏置电压产生模块还用于产生第三偏置电压V3和第四偏置电压V4，第三偏置电压V3的输出端连接比较模块的第三偏置节点，第四偏置电压V4的输出端连接比较模块的第四偏置节点。
[0016]总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，具有以下有益效果：当需要向负载电路（例如比较器、运算放大器或其他负载电路）提供偏置时，只需通过控制模块使偏置电压产生模块与负载电路之间的路径连通，并利用大电容开始向负载电路偏置节点的小电容快速充电，使负载电路的偏置电压快速达到稳态，进而使负载电路快速启动并正常工作；当需要关闭负载电路时，只需通过控制模块使偏置电压产生模块与负载电路之间的路径断开，并利用上拉模块或者下拉模块调节负载电路偏置节点的电压，使负载电路无电流通过，进而使负载电路充分关闭。
附图说明
[0017]图1是本专利技术一个实施例的偏置电路工作示意图；图2和图3是本专利技术另一个实施例的偏置电路的工作示意图；图4是本专利技术一个实施例的控制模块的结构示意图；
图5是本专利技术另一个实施例的控制模块的结构示意图；图6是本专利技术实施例的比较器结构示意图。
具体实施方式
[0018]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。正如本领域技术人员可以认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
[0019]如图1所示，本专利技术实施例的偏置电路包括偏置电压产生模块101和控制模块103，偏置电压产生模块101用于产生第一偏置电压V1和第二偏置电压V2，控制模块103在外部控制电压Vc的控制下工作。
[0020]具体地，在外部控制电压Vc为第一电平（例如低电平）时，控制模块103使第一偏置电压V1的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种偏置电路，其特征在于，包括偏置电压产生模块和控制模块；所述偏置电压产生模块用于产生第一偏置电压V1；所述控制模块包括第一子模块；所述第一子模块用于在控制电压Vc为第一电平时，使第一偏置电压V1的输出端到负载电路的第一偏置节点A的路径断开；所述第一子模块还用于在控制电压Vc为第二电平时，利用电容向负载电路的寄生电容充电，将第一偏置电压V1作用于负载电路的第一偏置节点A。2.如权利要求1所述的偏置电路，其特征在于，所述第一子模块包括第一电容和第一开关模块；所述第一电容的第一端连接第一偏置电压V1的输出端和所述第一开关模块的输入端，所述第一电容的第二端用于接地；所述第一开关模块的输出端用于连接负载电路的第一偏置节点A；在控制电压Vc为第一电平时，所述第一开关模块关断；在控制电压Vc为第二电平时，所述第一开关模块导通，利用所述第一电容向负载电路的寄生电容充电，使得负载电路的第一偏置节点A的电压为第一偏置电压V1。3.如权利要求2所述的偏置电路，其特征在于，所述控制模块还包括控制电压产生模块，所述控制电压产生模块用于获取控制电压Vc，并基于控制电压Vc生成第一控制电压Vc1和第二控制电压Vc2；所述第一开关模块的第一控制端连接第一控制电压Vc1的输出端，所述第一开关模块的第二控制端连接第二控制电压Vc2的输出端。4.如权利要求3所述的偏置电路，其特征在于，所述第一子模块还包括下拉模块；所述下拉模块的第一端连接所述第一开关模块的输出端，所述下拉模块的第二端用于接地，所述下拉模块的第三端连接第二控制电压Vc2的输出端；所述下拉模块用于在控制电压Vc为第一电平时，将负载电路的第一偏置节点A的电位拉低至地。5.如权利要求3所述的偏置电路，其特征在于，所述控制电压产生模块包括反相器；所述控制电压产生模块用于将控制电压Vc输出为第一控制电压Vc1，以及利用反相器将控制电压Vc输出为第二控制电压Vc2。6.如权利要求3所述的偏置电路，其特征在于，所述第一开关模块包括第一NMOS管N1和第一PMOS管P1，所述第一NMOS管N1的源极连接所述第一PMOS管P1的源极，构成所述第一开关模块的输入端，所述第一NMOS管N1的漏极连接所述第一PMOS管P1的漏极，构成所述第一开关模块的输出端，所述第一NMOS管N1的栅极构成所述第一开关模块的第一控制端，所述第一PMOS管P1的栅极构成所述第一开...

【专利技术属性】
技术研发人员：吴硕硕，徐彬，高专，
申请(专利权)人：芯动微电子科技珠海有限公司，
类型：发明
国别省市：