半导体测试结构及测试方法技术

本发明专利技术提供一种半导体测试结构及测试方法，通过分别测量半导体测试结构的目标结构和基准结构的击穿电压，将目标结构的击穿电压与基准结构的击穿电压的比值与一预设阈值进行比较，根据比较结果判断金属互连层底部表面的粗糙度情况。可提前预判金属互连层的可靠性性能，并且可以实现在线测试，节省了测试时间以及可以避免产品报废等问题。及可以避免产品报废等问题。及可以避免产品报废等问题。

【技术实现步骤摘要】
半导体测试结构及测试方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体测试结构及测试方法。

技术介绍

[0002]随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺，这就要求制备芯片过程中各项参数测试更为精准可靠。
[0003]在半导体芯片制造过程中或完成制造时，需要对半导体芯片相关的参数进行测试，以监测生产出的半导体芯片是否符合工艺要求，良率是否合格等。然而，就目前的工艺而言，在互连结构的形成过程中，需要进行刻蚀、溅射、电镀和退火等多道工艺，由于互连结构的形成过程中的工艺较多，因此，对互连结构底部表面的粗糙度的监测难度较大。尤其是金属互连层底部工艺控制不稳定时，容易出现粗糙加剧(包括产生微小缺陷或空洞)，在后续的电性测试中难以发现异常，较容易影响器件性能。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体测试结构及测试方法，以判断金属互连层底部表面的粗糙度是否合格。
[0005]为实现上述目的，本专利技术提供一种半导体测试结构，包括目标结构和基准结构，所述目标结构和基准结构位于同一衬底上，其中，所述目标结构包括自下而上依次层叠的第一金属互连层、第一层间介质层和第二金属互连层，所述第二金属互连层与所述第一金属互连层电性连接，所述基准结构包括自下而上依次层叠的第三金属互连层、第二层间介质层和第四金属互连层，所述第三金属互连层与所述第四金属互连层电性连接，且所述第二金属互连层的截面面积与所述第四金属互连层的截面面积相同，所述第一金属互连层的截面面积与所述第三金属互连层的截面面积相同。
[0006]可选的，在所述的半导体测试结构中，所述第二金属互连层为蛇形结构，所述蛇形结构包括横向互连线和纵向互连线，所述横向互连线与所述纵向互连线相互垂直。
[0007]可选的，在所述的半导体测试结构中，所述纵向互连线的线长大于所述横向互连线的线长，所述横向互连线的线长与所述横向互连线的线宽相同，所述横向互连线的线宽与所述纵向互连线的线宽相同。
[0008]可选的，在所述的半导体测试结构中，所述第一金属互连层、所述第三金属互连层和所述第四金属互连层的截面形状均为矩形。
[0009]可选的，在所述的半导体测试结构中，所述目标结构还包括自所述第一金属互连层引出的第一测试线和自第二金属互连层引出的第二测试线，所述第二测试线对准所述第一测试线。
[0010]可选的，在所述的半导体测试结构中，所述基准结构还包括自所述第三金属互连层的第三测试线引出的第一测试线和自所述第四金属互连层引出第四测试线，所述第四测
试线对准所述第三测试线。
[0011]基于同一专利技术构思，本专利技术还提供一种测试方法，包括：
[0012]提供如上所述的半导体测试结构；
[0013]在预定温度条件下，分别测量所述目标结构和所述基准结构的击穿电压；以及，
[0014]将所述目标结构的击穿电压与所述基准结构的击穿电压的比值与一预设阈值进行比较，并根据比较结果判断所述目标结构的第二金属互连层底部表面的粗糙度是否合格，其中，若所述目标结构的击穿电压与所述基准结构的击穿电压的比值等于预设阈值，则判定为目标结构的第二金属互连层底部表面的粗糙度合格，若所述目标结构的击穿电压与所述基准结构的击穿电压的比值小于所述预设阈值，则判定为所述目标结构的第二金属互连层底部表面的粗糙度不合格。
[0015]可选的，在所述的测试方法中，所述目标结构的击穿电压为所述第一金属互连层与所述第二金属互连层之间的击穿电压，所述基准结构的击穿电压为所述第三金属互连层与所述第四金属互连层之间的击穿电压。
[0016]可选的，在所述的测试方法中，测量所述目标结构的击穿电压的方法包括：
[0017]在所述第一金属互连层和所述第二金属互连层上施加测试电压，同时测量第一金属互连层和第二金属互连层之间的漏电流，并逐步增大所述第一金属互连层和所述第二金属互连层上施加的测试电压，直至所述漏电流上升至一预定电流时，记录此时施加的测试电压作为所述目标结构的击穿电压；以及，
[0018]测量所述基准结构的击穿电压的方法包括：
[0019]在所述第三金属互连层和所述第四金属互连层上施加所述测试电压，同时测量第三金属互连层和第四金属互连层之间的漏电流，并逐步增大第三金属互连层和所述第四金属互连层上施加的测试电压，直至所述漏电流上升至所述预定电流时，记录此时施加的测试电压作为所述基准结构的击穿电压。
[0020]可选的，在所述的测试方法中，所述测试电压小于所述半导体测试结构或所述基准结构的工作电压。
[0021]在本专利技术提供的半导体测试结构中，半导体测试结构包括目标结构和基准结构，目标结构的第一金属互连层的截面面积与基准结构的第三金属互连层的截面面积相同，且目标结构的第二金属互连层的截面面积与基准结构的第四金属互连层的截面面积相同，如此，可以将基准结构的击穿电压作为目标结构的击穿电压的标准，来判断目标结构的顶部金属互连层即第二金属互连层底部表面的粗糙度是否合格。
[0022]在本专利技术提供的测试方法中，在预定温度条件下，分别测量半导体测试结构的目标结构和基准结构的击穿电压，将目标结构的击穿电压与基准结构的击穿电压的比值与一预设阈值进行比较，根据比较结果即可判断目标结构的顶部金属互连层即第二金属互连层底部表面的粗糙度是否合格，可提前预判金属互连层的可靠性性能，并且可以实现在线测试，节省了测试时间以及可以避免产品报废等问题。
附图说明
[0023]图1是本专利技术实施例的半导体测试结构中的目标结构的剖面示意图；
[0024]图2是本专利技术实施例的半导体测试结构中的目标结构的俯视图；
[0025]图3是本专利技术实施例的半导体测试结构中的基准结构的剖面示意图；
[0026]图4是本专利技术实施例的半导体测试结构中的基准结构的俯视图；
[0027]图5是本专利技术是实施例的测试方法的流程示意图；
[0028]其中，附图标记说明如下：
[0029]100
‑
第一金属互连层；110
‑
第一层间介质层；120
‑
第二金属互连层；121
‑
纵向互连线；122
‑
横向互连线；130
‑
第一测试线；140
‑
第二测试线；200
‑
第三金属互连层；210
‑
第二层间介质层；220
‑
第四金属互连层；230
‑
第三测试线；240
‑
第四测试线。
具体实施方式
[0030]以下结合附图和具体实施例对本专利技术提出的半导体测试结构及测试方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括目标结构和基准结构，所述目标结构和基准结构位于同一衬底上，其中，所述目标结构包括自下而上依次层叠的第一金属互连层、第一层间介质层和第二金属互连层，所述第二金属互连层与所述第一金属互连层电性连接，所述基准结构包括自下而上依次层叠的第三金属互连层、第二层间介质层和第四金属互连层，所述第三金属互连层与所述第四金属互连层电性连接，所述第二金属互连层的截面面积与所述第四金属互连层的截面面积相同，所述第一金属互连层的截面面积与所述第三金属互连层的截面面积相同。2.如权利要求1所述的半导体测试结构，其特征在于，所述第二金属互连层为蛇形结构，所述蛇形结构包括横向互连线和纵向互连线，所述横向互连线与所述纵向互连线相互垂直。3.如权利要求2所述的半导体测试结构，其特征在于，所述纵向互连线的线长大于所述横向互连线的线长，所述横向互连线的线长与所述横向互连线的线宽相同，以及所述横向互连线的线宽与所述纵向互连线的线宽相同。4.如权利要求1所述的半导体测试结构，其特征在于，所述第一金属互连层、所述第三金属互连层和所述第四金属互连层的截面形状均为矩形。5.如权利要求1所述的半导体测试结构，其特征在于，所述目标结构还包括自所述第一金属互连层引出的第一测试线和自第二金属互连层引出的第二测试线，所述第二测试线与所述第一测试线相对设置。6.如权利要求1所述的半导体测试结构，其特征在于，所述基准结构还包括自所述第三金属互连层引出的第三测试线和自所述第四金属互连层引出第四测试线，所述第四测试线与所述第三测试线相对设置。7.一种测试方法，其特征在于，包括：提供如权利要求1～6中任一项所述的半导体测试结构；在预定温度条...

【专利技术属性】
技术研发人员：朱业凯，曹巍，陈雷刚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：