包括具有六边形轮廓的晶胞的横向半导体器件制造技术

本公开涉及一种半导体器件，包括：管芯层，包括主表面；多个第一端子(101)，安装在管芯层的主表面上，第一端子形成具有六边形轮廓的晶胞的栅格，上述晶胞跨管芯层的主表面并排布置；多个第二端子(102)，安装在管芯层的主表面上，每个第二端子形成布置在相应第一端子的晶胞内的六边形轮廓；多个第三端子(103)，安装在管芯层的主表面上，每个第三端子形成为六边形并布置在相应第二端子的六边形轮廓内；以及至少两个金属化层，布置在多个第一端子、多个第二端子、以及多个第三端子上，用于接收来自多个第一端子、多个第二端子、以及多个第三端子的电流。的电流。的电流。

【技术实现步骤摘要】
【国外来华专利技术】包括具有六边形轮廓的晶胞的横向半导体器件


[0001]本公开涉及半导体器件，特别是六边形横向半导体器件。本公开尤其涉及具有全顶面电流提取的六边形横向氮化镓增强模式高电子迁移率晶体管(Gallium
‑
Nitride enhancement mode High Electron Mobility Transistor，GaN
‑
eHEMT)。该半导体器件可用作电源、汽车、LiDAR、服务器、适配器等中的功率半导体器件(power semiconductor device)。

技术介绍

[0002]如图1所示的“条带(stripe)”配置是功率半导体器件最简单、应用最广泛的布局；这要求进行仔细的终端设计。在基于pGaN的eHEMT中，这意味着：
[0003]1)pGaN条带12(形成栅极端子)需要封装源极接触头(source contact)11，以避免在条带端形成二维电子气(two
‑
dimensional electron gas，2DEG)(否则漏极13
‑
源极11短)。如图1的b所示，这引起pGaN条带12的强弯曲(strong bending)14从而导致电场扰动(强对称性破裂(strong symmetry rupture))。这引致泄漏增加。
[0004]2)如图1的c所示，电气地去激活(隔离)16条带端15：广泛采用的解决方案是对在终端区的AlGaN/GaN进行N2注入(永久的材料破坏以划定有源区(Active region))。这种注入通过pGaN层进行，这破坏了pGaN原子结构并潜在地造成泄漏。
[0005]以上两种解决方案都表现出电气缺点：ON和OFF两种状态下的潜在泄漏增加导致电路消耗随时间增加以及栅极随时间劣化(高温反向偏置(high temperature reverse bias，HTRB)、高温栅极偏置(high temperature gate bias，HTGB)HTGB、Vth偏移等)。在ON状态下报告这样的设计/布局的具体问题(即Vth偏移和HTGB缺点)。图2示出了与由栅极端设计引起的夹断(pinch
‑
off)属性劣化有关的这样的漏极泄漏增加的示例，其中，曲线21示出了一般晶体管的预期泄漏，而曲线22示出了在亚阈值区域中(甚至在低Vds下)的高漏源泄漏(drain to source leakage)。

技术实现思路

[0006]本公开的目的是提供上述问题的解决方案。因此，本公开的目的是提供减少漏极泄漏的半导体器件。
[0007]该目的通过独立权利要求的特征来实现。其他实施方式在从属权利要求、说明书、以及附图中显而易见。
[0008]本公开的基本思想是消除上述功率半导体器件的“条带”结构，并使用封闭的几何形状，即封闭的晶胞。这种颠覆性的解决方案改善了对称性，并提供了最大的能力来填充“管芯(die)”区域(通常，管芯为矩形)。从被分析的三种不同形状(见图3)可见，六边形是最优的封闭形状。为了克服栅极端的缺点，根据本公开的解决方案将条带布局改变为具有全顶面电流提取的六边形布局。下文给出了更多的细节。
[0009]根据本公开的解决方案解决了与pGaN栅极概念和标准的条带配置的组合有关的
横向pGaN HEMT结构的特定缺点。六边形晶胞概念消除了“pGaN”端区(end region)并恢复了对称性。主要增益在于消除寄生泄漏(parasitic leakage)。全顶面电流提取允许克服横向器件的背面接触(沟槽蚀刻、背面光刻、双面晶圆(wafer)处理等)的技术复杂性和相关成本。
[0010]上述结构为GaN HEMT，即横向功率半导体器件(lateral power semiconductor device)。该结构可以实现为pGaN栅极HEMT(pGaN
‑
gate HEMT)。pGaN栅极HEMT是具有p型GaN半导体中的栅极的GaN HEMT，以获得E模式功能(提供常关(normally off)器件的增强模式)。可以通过Mg掺杂(Mg
‑
doped)GaN材料的外延生长来获得p型层，但其他技术也是可行的。虽然我们在下文所示的示例中称该栅极为“pGaN栅极”(因为该栅极包含p型掺杂)，但本公开还涵盖该栅极的其他工程实例，例如交替的若干层p型GaN层、n型GaN层、或未掺杂GaN层(undoped
‑
GaN layer)。该结构是六边形的封闭晶胞布局。该布局取代了标准的条带布局，在标准的条带布局中，栅极、漏极、以及源极是平行的条带，其结束于有源区域的界限附近或延伸超过有源区的界限。六边形可以在六边形的中心具有源极(或漏极)。六边形(源极、漏极、栅极)的拐角可以倒圆以减小局部电场。该结构可以构建在异质外延体(绝缘体上硅基氮化镓(GaN
‑
on
‑
SOI，SOI基GaN)、蓝宝石基氮化镓(GaNonSaphire，蓝宝石基GaN)、碳化硅基氮化镓(GaN
‑
onSiC，SiC基GaN)等)上或构建在氮化镓基氮化镓(GaN
‑
on
‑
GaN，GaN基GaN)材料上。pGaN栅极可以是平面层或填充层(例如，在pGaN在沟槽栅极中再生长(regrowth)的情况下)。漏极电流、源极电流、以及栅极电流的提取在晶圆的顶面完成。
[0011]根据第一示例(如下图4和图5所示)，可以通过使用一个金属层级提取每个端子(源极、漏极、以及栅极)的电流来实现电流提取。可以使用另一金属层级将电流路由到接合焊盘(bond pad)(或器件外)。
[0012]根据第二示例(如下图6和图7所示)，可以通过在金属平面(层级)之间将路由(routing)共享到外部来完成电流提取。例如，源极通过金属1路由，漏极和栅极通过金属2路由。
[0013]根据第三示例(如下图8和图9所示)，可以使用用于每个端子的专用金属层级来提取电流。例如，栅极通过金属1路由，源极通过金属2路由，漏极通过金属3路由。
[0014]这样的设计可以实现以下益处：减少OFF状态下的器件泄漏(电路消耗)；提高HTRB和HTGB下的器件寿命；消除与泄漏有关的Vth偏移；解决(与条带耦合的)横向结构典型的电迁移约束；减小管芯尺寸，降低成本；提高功率密度；减少管芯上的热不均匀性和电不均匀性；解决栅极端处的电场峰值的问题；设计紧凑(即减小成本)；克服对背面晶圆处理和蚀刻技术的需要；减小技术复杂度和成本。
[0015]为了详细描述本专利技术，将使用以下术语、缩写、以及符号：
[0016]高电子迁移率晶体管High Electron Mobility Transistor，HEMT
[0017]氮化镓Gallium
‑
Nitride，GaN
[0018]增强模式高电子迁移率晶体管enhancement mode 本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件(100、200、300)，包括：管芯层(110)，包括主表面(111)；多个第一端子(101、S)，安装在所述管芯层(110)的所述主表面(111)上，其中，所述第一端子(101、S)形成具有六边形轮廓的晶胞(105)的栅格，所述晶胞跨所述管芯层(110)的所述主表面(111)并排布置；多个第二端子(102、G)，安装在所述管芯层(110)的所述主表面(111)上，其中，每个第二端子(102、G)形成布置在相应第一端子(101、S)的晶胞内的六边形轮廓，其中，所述第二端子与所述第一端子(101、S)之间存在间隙；多个第三端子(103、D)，安装在所述管芯层(110)的所述主表面(111)上，其中，每个第三端子(103、D)形成为六边形并布置在相应第二端子(102、G)的六边形轮廓内，其中，在所述第三端子(103、D)与所述第二端子(102、G)之间存在第二间隙；以及至少两个金属化层(M1、M2)，布置在所述多个第一端子(101、S)、所述多个第二端子(102、G)、以及所述多个第三端子(103、D)上，用于接收来自所述多个第一端子、所述多个第二端子、以及所述多个第三端子的电流。2.根据权利要求1所述的半导体器件(100)，其中，第一金属化层(M1)包括彼此分隔开的第一部分(121)、第二部分(122)、以及第三部分(123)，其中，所述第一金属化层(M1)的所述第一部分(121)覆盖每个第一端子(101、S)的至少部分，以接收来自所述多个第一端子(101、S)的电流，其中，所述第一金属化层(M1)的所述第二部分(122)覆盖每个第二端子(102、G)的至少部分，以接收来自所述多个第二端子(102、G)的电流，其中，所述第一金属化层(M1)的所述第三部分(123)覆盖每个第三端子(103、D)的至少部分，以接收来自所述多个第三端子(103、D)的电流。3.根据权利要求2所述的半导体器件(100)，其中，在所述第一金属化层(M1)上布置第二金属化层(M2)，所述第二金属化层(M2)包括彼此分隔开的第一部分(131)、第二部分(132)、以及第三部分(133)，其中，所述第一金属化层(M1)的所述第一部分(121)连接到所述第二金属化层(M2)的所述第一部分(131)，以将从所述多个第一端子(101、S)提取的电流路由到另一实体，其中，所述第一金属化层(M1)的所述第二部分(122)连接到所述第二金属化层(M2)的所述第二部分(132)，以将从所述多个第二端子(102、G)提取的电流路由到另一实体，其中，所述第一金属化层(M1)的所述第三部分(123)连接到所述第二金属化层(M2)的所述第三部分(133)，以将从所述多个第三端子(103、D)提取的电流路由到另一实体。4.根据权利要求2或3所述的半导体器件(100)，其中，所述第二金属化层(M2)的所述第一部分(131)形成为覆盖所述多个第一端子(101、S)的六边形轮廓的部分的波浪形，其中，所述第二金属化层(M2)的所述第二部分(132)形成为覆盖所述多个第二端子(102、G)的六边形轮廓的部分的波浪形，其中，所述第二金属化层(M2)的所述第三部分(133)形成为覆盖所述多个第三端子(103、D)的六边形的波浪形。
5.根据权利要求4所述的半导体器件(100)，其中，在所述第一金属化层(M1)与所述第二金属化层(M2)之间布置隔离层，其中所述第一金属化层(M1)的所述第一部分(121)与所述第二金属化层(M2)的所述第一部分(131)之间的连接，所述第一金属化层(M1)的所述第二部分(122)与所述第二金属化层(M2)的所述第二部分(132)之间的连接，以及所述第一金属化层(M1)的所述第三部分(123)与所述第二金属化层(M2)的所述第三部分(133)之间的连接由穿过所述隔离层的通孔(106)形成。6.根据权利要求1所述的半导体器件(200)，其中，第一金属化层(M1)包括彼此分隔开的第一部分(221)和第二部分(222)，其中，所述第一金属化层(M1)的所述第一部分(221)覆盖所述多个第一端子(101、S)的至少部分，以接收来自所述第一端子(101、S)的电流，其中，所述第一金属化层(M1)的所述第二部分(222)覆盖所述多个第二端子(102、G)的至少部分，以接收来自所述第二端子(102、G)的电流。7.根据权利要求6所述的半导体器件(200)，(示例2)其中，在所述第一金属化层(M1)上布置第二金属化层(M2)，所述第二金属化层(M2)包括彼此分隔开的第一部分(231)和第二部分(232)，其中，所述第二金属化层(M2)的所述第一部分(231)覆盖所述多个第三端子(103、D)...

【专利技术属性】
技术研发人员：萨米尔，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：