一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构制造技术

一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，属于遥感技术领域。本发明专利技术采用环栅结构的感光区域部分所采用的环栅结构具备抗辐照能力，同时环栅所形成的各向同性特点，能够保证电荷转移过程中各项的一致性，而且能够有效增大满阱；同时，叉指状的PDN区域以及阶梯状的掺杂工艺流程，可以进一步提高光生电荷的转移效率，能使满阱状态下(≥500ke)的电子在不到1us的时间内完成转移，转移效率可以达到99.99％以上。可以达到99.99％以上。可以达到99.99％以上。

【技术实现步骤摘要】
一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构


[0001]本专利技术涉及一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，属于遥感


技术介绍

[0002]高光谱探测
对光谱扫描型全局快门高帧频大面阵可见光CMOS探测器一直有着强烈而迫切的需求，特别是在宽动态范围、高帧率、大满阱等技术指标上，一旦实现突破能够使得高光谱探测载荷在光谱分辨率、幅宽、信噪比等技术指标上取得大幅度的性能提升。而上述技术实现，主要依赖于满足要求的高性能像元设计技术。
[0003]高光谱探测，大满阱要求需要像元实现尽可能高的填充因子，并采用背照设计，同时像元尺寸较之常规商用器件要大很多；而宽动态范围又需要具备增益可调功能，以便在不同目标光照条件下都能够获得足够大的曝光信号。目前国内外的可见光CMOS传感器技术发展已经基本趋于成熟，特别是像元设计上，在快门形式、满阱、噪声、寄生光效应等方面都做了不少研究。但受限于应用领域的约束，目前业界已经有不少单项技术能够在一定程度上实现，还鲜有能够完全满足宇航用高光谱探测领域需求的像元设计方案。

技术实现思路

[0004]本专利技术解决的技术问题是：克服现有技术的不足，提供了一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，实现一种具有叉指形状的光电二极管的像元结构，并通过阶梯状的掺杂工艺流程，既满足像元的大满阱及光生电荷的高效转移要求，又使像元实现较强的抗辐照能力。
[0005]本专利技术的技术解决方案是：一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，包括像元光敏PPD区、浮置扩散FD区、传输栅以及STI区和像元电路；
[0006]所述STI区和其他像元电路的放置区域位于像元结构边缘取宽度为X的L形区域，浮置扩散FD区位于像元结构其余部分的中心区域；
[0007]所述传输栅以浮置扩散FD区为中心，环状包围浮置扩散FD区；
[0008]所述像元光敏PPD区位于L形区域和传输栅之间的其余区域。
[0009]进一步的，所述宽度X根据像元电路的晶体管个数以及尺寸决定。
[0010]进一步的，所述传输栅为八角环状。
[0011]进一步的，所述传输栅的环宽为W，环宽为传输栅的长度，环周长为传输栅的宽度。
[0012]进一步的，所述环宽范围为600nm～800nm。
[0013]进一步的，满足使用要求的同时，使宽度X最小，像元光敏PPD区最大。
[0014]根据所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构的制备方法，包括：
[0015]第一步，在P称底晶圆上生成P外延层薄膜；
[0016]第二步，在生成的外延层薄膜上形成浅槽隔离STI区，增加不同像元电路之间以及
像元电路内各晶体管之间的隔离程度；
[0017]第三步，除了像元光敏PPD区，其余均形成P阱；
[0018]第四步，在像元光敏PPD区表面，形成一层P型掺杂的CPX层，用于调节传输栅的开启电压；在靠近传输栅位置一端，该层延伸至传输栅底部；
[0019]第五步，在像元光敏PPD区与传输栅连接的区域进行一次局部的n型掺杂，形成CPXN区；
[0020]第六步，形成传输栅；
[0021]第七步，进行n型掺杂，形成PDN1；
[0022]第八步，在完成像元光敏PPD区的一次全局掺杂后，在像元光敏PPD区内，靠近传输栅三分之二的区域内，进行PDN2掺杂，在电荷转移的路径上形成阶梯状的电势分布；
[0023]第九步，形成侧壁，用于保护传输栅；
[0024]第十步，在像元结构中心区域，进行一次n型重掺杂，形成浮置扩散FD区。
[0025]进一步的，所述P外延层薄膜的厚度为3～6um，P型掺杂，且掺杂浓度为1e15。
[0026]进一步的，所述第四步中，延伸至传输栅底部，其延伸的距离满足CPX层延伸到传输栅的中间位置，CPX层掺杂杂质为Boron或BF2，掺杂剂量为1.5e12～2.5e12，注入能量为5Kev～20Kev。
[0027]进一步的，所述CPXN区的宽度为整个像元光敏PPD区的三分之一以内，其一端边缘延伸至传输栅中心附近。注入剂量为1e12～3e12，注入能量为30Kev～60Kev。
[0028]本专利技术与现有技术相比的优点在于：
[0029]采用环栅结构的感光区域部分所采用的环栅结构具备抗辐照能力，同时环栅所形成的各向同性特点，能够保证电荷转移过程中各项的一致性，而且能够有效增大满阱；同时，叉指状的PDN区域以及阶梯状的掺杂工艺流程，可以进一步提高光生电荷的转移效率，能使满阱状态下(≥500ke)的电子在不到1us的时间内完成转移，转移效率可以达到99.99％以上。
附图说明
[0030]图1为像元基本结构俯视示意图；
[0031]图2为掺杂工艺基本流程图；
[0032]图3为像元基本结构剖面示意图。
具体实施方式
[0033]为了更好的理解上述技术方案，下面通过附图以及具体实施例对本申请技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0034]以下结合说明书附图对本申请实施例所提供的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构做进一步详细的说明，具体实现方式可以包括(如图1～3所示)：
[0035]由于高光谱应用的CMOS探测器大满阱、高帧频要求，像元尺寸较大(一般≥15um)，
同时要求电荷转移速度快、效率高。该像元的设计难点在于，像元的尺寸大，会影响光生电荷的转移效率，大满阱、高帧频指标相互制约，相互影响。
[0036]本专利技术实现一种具有叉指形状的光电二极管的像元结构，并通过阶梯状的掺杂工艺流程，既满足像元的大满阱及光生电荷的高效转移要求，又使像元实现较强的抗辐照能力。
[0037]如前所述，为了满足像元大满阱的性能要求，高光谱应用的像元尺寸一般大于15um以上，CMOS探测器的像元中最基本的结构为PPD
‑
TG
‑
FD，其中PPD为光敏区，用于收集光生电荷，传输栅用于控制电荷的转移，FD为电荷的测量区，将产生的电荷信号转换成可测量的电压信号。传统的像元一般将FD放置于像元的边缘区域，但是对于既要求大尺寸又满足高速电荷转移的像元设计而言，将FD放置边缘，会导致光敏区的电荷向FD转移路径加长，不利于转移效率的提升，为此，本专利技术提出一种环形栅的像元结构，将FD区放置于像元光敏区的中心区域，并将传输栅设计成环形结构，而其他区域均作为光敏区。该结构，将电荷的转移路径长度减为传统像元结构的一半，大大提升了电荷的转移效率。同时，为了进一步提升电荷转移效率，在PD区域形成叉指形状的N掺杂区域，通过控制叉指的宽度以及指间距可以控制PD区域本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，其特征在于，包括像元光敏PPD区、浮置扩散FD区、传输栅以及STI区和像元电路；所述STI区和其他像元电路的放置区域位于像元结构边缘取宽度为X的L形区域，浮置扩散FD区位于像元结构其余部分的中心区域；所述传输栅以浮置扩散FD区为中心，环状包围浮置扩散FD区；所述像元光敏PPD区位于L形区域和传输栅之间的其余区域。2.根据权利要求1所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，其特征在于，所述宽度X根据像元电路的晶体管个数以及尺寸决定。3.根据权利要求1所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，其特征在于，所述传输栅为八角环状。4.根据权利要求3所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，其特征在于，所述传输栅的环宽为W，环宽为传输栅的长度，环周长为传输栅的宽度。5.根据权利要求4所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，其特征在于，所述环宽范围为600nm～800nm。6.根据权利要求1所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构，其特征在于，满足使用要求的同时，使宽度X最小，像元光敏PPD区最大。7.根据权利要求1～6任一项所述的一种适用于大面阵高帧频高满阱CMOS图像传感器的像元结构的制备方法，其特征在于，包括：第一步，在P称底晶圆上生成P外延层薄膜；第二步...

【专利技术属性】
技术研发人员：潘卫军，韩立镪，程甘霖，姚瑶，卜洪波，谢莉莉，谢圣文，戴立群，王小勇，张芮萌，
申请(专利权)人：北京空间机电研究所，
类型：发明
国别省市：