一种提升MOSFET抗单粒子烧毁的方法技术

本发明专利技术公开一种提升MOSFET抗单粒子烧毁的方法，属于半导体功率器件领域；利用底部局部氧化，加厚trench底部氧化层，以提升抗单粒子栅穿能力；阱注入工艺在栅氧工艺前作业，并利用trench侧壁牺牲氧化工艺来达到推结目的；栅氧工艺采用低温湿氧工艺，保证trench型MOSFET抗总剂量特性；多晶工艺前保留沟槽刻蚀的硬掩蔽层，实现多晶表面和硅表面具有一定高度差；通过N+光刻和腐蚀工艺去除元胞区域沟槽硬掩蔽层的二氧化硅和氮化硅层，实现硅表面和栅多晶面的高度差。本发明专利技术通过优化工艺步骤和工艺流程加工顺序，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，有效提升产品抗单粒子烧毁能力，改善产品性能，更好的适用于太空宇航环境。更好的适用于太空宇航环境。更好的适用于太空宇航环境。

【技术实现步骤摘要】
一种提升MOSFET抗单粒子烧毁的方法


[0001]本专利技术涉及半导体功率器件
，特别涉及一种提升MOSFET抗单粒子烧毁的方法。

技术介绍

[0002]Trench型MOSFET是一种新型高密度半导体功率器件，和双极型功率器件性能相比，具有导通损耗低、工作频率高、电压控制型器件、控制电路简单等优点，越来越受到工业界的重视。
[0003]随着空间和核物理技术的迅猛发展，电子设备对其电路系统中功率MOSFET抗辐射性能指标要求越来越高。抗辐射功率MOSFET器件，除了要满足常规的电学参数要求外，还要具备长期承受太空中各种电离辐射、高能粒子与宇宙射线等的抗辐射能力，所以功率MOSFET器件的阈值电压、漏端击穿电压、栅端击穿电压等都受此类电离辐射的影响；其中抗单粒子栅穿效应(SEGR)的能力为产品辐射性能中关键指标之一。
[0004]Trench型MOSFET高沟道密度，对于沟道电阻占比较高的中低压产品来说，比导通电阻有着明显优势。同时对于trench型MOSFET来说，抗辐射性能也遇到较大挑战。因此亟需一种提升trench型MOSFET抗单粒子烧毁技术，旨在解决低压trench型MOSFET产品抗辐射性能的薄弱点，提升产品可靠性。

技术实现思路

[0005]本专利技术的目的在于提供一种提升MOSFET抗单粒子烧毁的方法，以提升产品在宇航类产品应用中的抗辐射可靠性品质。
[0006]为解决上述技术问题，本专利技术提供了一种提升MOSFET抗单粒子烧毁的方法，包括：
[0007]制造出元胞区域深孔接触，把P型杂质注入到深孔底部，在发生单粒子事件中更好的收集空穴，增强器件的抗单粒子烧毁能力。
[0008]在一种实施方式中，制造出元胞区域深孔接触，把P型杂质注入到深孔底部包括：
[0009]在外延片上生长第一氧化硅层，通过离子注入实现P阱注入，淀积第一氮化硅层和第二氧化硅层，通过光刻定义图形，挖出trench结构；利用生长牺牲氧化和剥除牺牲氧化，修复trench结构的侧壁同时给P阱推结；
[0010]在trench结构的侧壁和底部淀积一层薄氧化层，再淀积第二氮化硅层；根据干法腐蚀各向异性，刻蚀掉顶部和底部的第二氮化硅层；
[0011]通过炉管氧化工艺，在第二氮化硅层底部的开口区域生长氧化层，生长完氧化层，利用磷酸工艺剥除侧壁的第二氮化硅层和薄氧化层，最终保证trench结构的底部氧化加厚
[0012]通过低温湿氧工艺生长栅氧化层并淀积多晶栅；通过多晶回刻刻蚀掉trench结构以外的多晶栅，此时trench结构中多晶栅的表面高于非沟槽位置的硅面，高度差为硬掩蔽层的厚度；
[0013]通过N+光刻和腐蚀，刻蚀掉元胞区域硬掩蔽层中的第二氧化硅层，去除N+光刻胶后利用磷酸剥除第一氮化硅层；使用离子注入并退火激活，实现元胞区域源极接触区；
[0014]通过化学气相淀积方式做好介质的淀积和平坦化处理，利用孔光刻，进行第一步介质孔腐蚀，腐蚀停止在硅表面和多晶栅表面；
[0015]进行第二步硅孔腐蚀和多晶孔腐蚀；
[0016]至此实现两种位置硅孔和多晶孔腐蚀，利用孔注入把P型杂质掺杂到深体区域，再通过热激活形成体区引出。
[0017]在一种实施方式中，制造出元胞区域深孔接触，把P型杂质注入到深孔底部之后，所述制造方法还包括：利用钨孔填充和研磨，实现接触孔金属引出；通过金属淀积，光刻和腐蚀，实现金属互联，完成整体器件。
[0018]在一种实施方式中，所述第一氧化硅层的厚度为所述第一氮化硅层的厚度为所述第二氧化硅层的厚度为实现P阱的离子注入的元素为B，能量50～120Kev，剂量1E13～5E13个/cm2。
[0019]在一种实施方式中，利用生长牺牲氧化和剥除牺牲氧化中，牺牲氧化温度范围在1000～1150℃，氧化厚度为
[0020]在一种实施方式中，所述薄氧化层的厚度为所述第二氮化硅层的厚度为
[0021]在一种实施方式中，所述trench结构的深度根据实际产品需求有所不同，产品额定电压在20V～250V，对应trench结构包括条型栅结构和品字型栅结构。
[0022]在一种实施方式中，所述trench结构的侧壁光滑、底部成半圆型、倾斜角度为88～90
°
、深度为0.7～2.5um。
[0023]在一种实施方式中，对于元胞区域，硅孔腐蚀深度为对于栅极位置，多晶孔腐蚀深度也为
[0024]在本专利技术提供的一种提升MOSFET抗单粒子烧毁的方法中，利用底部局部氧化，加厚trench底部氧化层，以提升抗单粒子栅穿能力；阱注入工艺在栅氧工艺前作业，并利用trench侧壁牺牲氧化工艺来达到推结目的；栅氧工艺采用低温湿氧工艺，保证trench型MOSFET抗总剂量特性；多晶工艺前保留沟槽刻蚀的硬掩蔽层，实现多晶表面和硅表面具有一定高度差；通过N+光刻和腐蚀工艺去除元胞区域沟槽硬掩蔽层的二氧化硅和氮化硅层，实现硅表面和栅多晶面的高度差。本专利技术通过优化工艺步骤和工艺流程加工顺序，不需要增加额外的光刻层次，在工艺难度和制造成本增加有限的情况下，可以有效提升产品抗单粒子烧毁能力，改善产品性能，使之更好的适用于太空宇航环境。
附图说明
[0025]图1是在硅外延片上形成第一氧化硅层和P阱的示意图。
[0026]图2是形成trench结构的示意图。
[0027]图3是生长一层牺牲氧化来修复硅损伤的示意图。
[0028]图4是生长一层薄氧化层并淀积一层氮化硅层的示意图。
[0029]图5是刻蚀掉顶部和底部的氮化硅层的示意图。
[0030]图6是生长底部的氧化层并拔除氮化硅层和薄氧化层的示意图。
[0031]图7是利用低温湿氧生长栅氧化层和淀积多晶栅的示意图。
[0032]图8是刻蚀掉trench结构以外区域的多晶栅的示意图。
[0033]图9是使用离子注入实现源极注入并激活的示意图。
[0034]图10是通过化学气相淀积方式做好介质的淀积和平坦化处理的示意图。
[0035]图11是进行第一步介质孔腐蚀的示意图。
[0036]图12是通过热激活形成体区引出的示意图。
[0037]图13是形成完成整体器件的示意图。
具体实施方式
[0038]以下结合附图和具体实施例对本专利技术提出的一种提升MOSFET抗单粒子烧毁的方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0039]抗辐射trench MOSFET器件为三端分立器件，晶圆的正面分成源区(Source)和栅区(Gate)两个区域，这两个区域与外界用trench方式隔离；抗辐射trench MOSFET器件的漏区(Drain)在晶圆的背面。本专利技术的工艺主要是针对晶圆的源区和栅区，漏区只需要做背面减薄镀金属引出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升MOSFET抗单粒子烧毁的方法，其特征在于，包括：制造出元胞区域深孔接触，把P型杂质注入到深孔底部，在发生单粒子事件中更好的收集空穴，增强器件的抗单粒子烧毁能力。2.如权利要求1所述的提升MOSFET抗单粒子烧毁的方法，其特征在于，制造出元胞区域深孔接触，把P型杂质注入到深孔底部包括：在外延片上生长第一氧化硅层，通过离子注入实现P阱注入，淀积第一氮化硅层和第二氧化硅层，通过光刻定义图形，挖出trench结构；利用生长牺牲氧化和剥除牺牲氧化，修复trench结构的侧壁同时给P阱推结；在trench结构的侧壁和底部淀积一层薄氧化层，再淀积第二氮化硅层；根据干法腐蚀各向异性，刻蚀掉顶部和底部的第二氮化硅层；通过炉管氧化工艺，在第二氮化硅层底部的开口区域生长氧化层，生长完氧化层，利用磷酸工艺剥除侧壁的第二氮化硅层和薄氧化层，最终保证trench结构的底部氧化加厚通过低温湿氧工艺生长栅氧化层并淀积多晶栅；通过多晶回刻刻蚀掉trench结构以外的多晶栅，此时trench结构中多晶栅的表面高于非沟槽位置的硅面，高度差为硬掩蔽层的厚度；通过N+光刻和腐蚀，刻蚀掉元胞区域硬掩蔽层中的第二氧化硅层，去除N+光刻胶后利用磷酸剥除第一氮化硅层；使用离子注入并退火激活，实现元胞区域源极接触区；通过化学气相淀积方式做好介质的淀积和平坦化处理，利用孔光刻，进行第一步介质孔腐蚀，腐蚀停止在硅表面和多晶栅表面；进行第二步硅孔腐蚀和多晶孔腐蚀；至此实现两种位置硅孔和多晶孔腐蚀，利用孔注入把P型杂质掺杂到深体区域，再通...

【专利技术属性】
技术研发人员：廖远宝，唐新宇，徐政，徐海铭，张庆东，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：