一种数据采样方法、系统、芯片、装置与存储介质制造方法及图纸

本申请公开了一种数据采样方法、系统、芯片、装置与存储介质，其中系统与发送数据的主机连接，包括异步复位同步释放电路、选择采样模块以及采样寄存器；所述主机、所述异步复位同步释放电路和所述采样寄存器与所述选择采样模块连接；其中，所述选择采样模块包括延时寄存器、复用选择器以及AReset检测模块。本方法可以避免采样寄存器因为复位端被使能而不能正常进行采样的缺陷，可以提高采样准确率。本申请可广泛应用于数字电路技术领域内。本申请可广泛应用于数字电路技术领域内。本申请可广泛应用于数字电路技术领域内。

【技术实现步骤摘要】
一种数据采样方法、系统、芯片、装置与存储介质


[0001]本申请涉及数字电路
，尤其是一种数据采样方法、系统、芯片、装置与存储介质。

技术介绍

[0002]现有技术中，host与device的通讯过程为，host向device发送时钟信号CLK、复位信号Reset和写数据Data，device向host反馈响应数据。其中CLK与Reset是异步关系，为了避免异步导致的竞争问题，相关技术中会通过device对Reset进行复位处理，产生与CLK同步的AReset信号，用于采样寄存器和内部电路的复位端信号。Reset、AReset都是低有效。Host在发送CLK之前，先发送Reset，device中AReset需要至少T1、T2两个CLK周期才能释放，如果Host在此期间发送Data，采样寄存器因为复位端被使能，导致不能正常采样。因此，亟需一种新的数据采样系统。
[0003]Host=主机Device=从机

技术实现思路

本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
[0004]为此，本申请实施例的一个目的在于提供一种数据采样方法、系统、芯片、装置与存储介质，该数据采样方法、系统、芯片、装置与存储介质可以提高采样准确率。
[0005]为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种数据采样系统，所述系统与发送数据的主机连接，包括异步复位同步释放电路、选择采样模块以及采样寄存器；所述主机、所述异步复位同步释放电路和所述采样寄存器与所述选择采样模块连接；其中，所述选择采样模块包括延时寄存器、复用选择器以及AReset检测模块；所述AReset检测模块用于根据所述异步复位同步释放电路发送的电信号，产生高电平信号或者低电平信号并发送至所述复用选择器；所述延时寄存器用于对所述主机发过来数据时序发送的第一个写数据进行延时，得到第二写数据；所述复用选择器用于根据所述高电平将所述第一个写数据发送至所述采样寄存器，或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
[0006]另外，根据本专利技术中上述实施例的一种采样系统，还可以有以下附加的技术特征：进一步地，本申请实施例中，所述根据所述异步复位同步释放电路发送的信号，生成高电平信号或者低电平信号并发送至所述复用选择器这一步骤，具体包括：确定所述异步复位同步释放电路发送的信号为第一高电平信号，所述AReset检测模块生成高电平信号并发送至所述复用选择器；确定所述异步复位同步释放电路发送的信号为第一低电平信号，所述AReset检测模块生成低电平信号并发送至所述复用选择器。
[0007]进一步地，本申请实施例中，所述系统还包括内部电路；所述内部电路与所述采样寄存器连接；所述内部电路用于根据所述第一个写数据或者所述第二写数据生成反馈数据
发送至所述主机。
[0008]另一方面，本申请实施例还提供一种数据采样方法，通过上述实施例任一项所述的一种数据采样系统进行采样，具体包括：建立数据采样系统与发送数据的主机连接；并通过主机向所述数据采样系统发送数据时序；根据异步复位同步释放电路发送的电信号，AReset检测模块产生高电平信号或者低电平信号并发送至所述复用选择器；延时寄存器对所述数据时序发送的第一个写数据进行延时，得到第二写数据；复用选择器根据所述高电平将所述第一个写数据发送至所述采样寄存器，或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
[0009]进一步地，本申请实施例中，方法还包括内部电路根据所述第一个写数据或者所述第二写数据生成反馈数据发送至所述主机。
[0010]另一方面，本申请还提供一种内存芯片，包括上述权利任一项所述的数据采样系统。
[0011]另一方面，本申请还提供一种数据采样装置，包括：至少一个处理器；至少一个存储器，用于存储至少一个程序；当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如
技术实现思路
中任一项所述的数据采样方法。
[0012]此外，本申请还提供一种存储介质，其中存储有处理器可执行的指令，所述处理器可执行的指令在由处理器执行时用于执行如上述任一项所述的数据采样方法。
[0013]本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：本申请可以根据通过选择采样模块的AReset检测模块检测到的异步复位同步释放电路传输过来的电信号确定电信号属于高电平还是低电平，同时通过延时寄存器将主机发送过来的写数据进行延时，复用选择器根据高低电平选择将主机发送的第一个写数据直接发送至采样寄存器，或者将延时之后的第二写数据发送至采样寄存器从而完成数据的采样，可以避免采样寄存器因为复位端被使能而不能正常进行采样的缺陷，可以提高采样准确率。
附图说明
[0014]图1为现有技术中一种数据采样系统的结构示意图；图2为现有技术中一种数据采样系统的传输信号的波形示意图；图3为本专利技术中一种具体实施例中一种数据采样系统的结构示意图；图4为本专利技术中一种具体实施例中一种数据采样方法的步骤示意图；图5为本专利技术中一种具体实施例中数据采样系统的传输信号的波形示意图；图6为本专利技术中另一种具体实施例中数据采样系统的传输信号的波形示意图；图7为本专利技术中一种具体实施例中一种数据采样装置的结构示意图。
具体实施方式
[0015]下面结合附图详细描述本专利技术的实施例对本专利技术实施例中的一种数据采样方法、
系统、芯片、装置与存储介质的原理和过程作以下说明。
[0016]首先，对现有技术存在的缺陷进行说明：参照图1，如图1所示，现有技术中，host向device发送时钟CLK、复位信号Reset和写数据Data这三个数据，同时device向host反馈响应数据。其中发送时钟CLK与复位信号Reset是异步关系，为了避免异步导致的竞争问题，device会对复位信号Reset进行复位处理，产生与时钟CLK同步的AReset信号，AReset信号可以用于后续采样寄存器和内部电路的复位端信号。
[0017]图2是时钟CLK、复位信号Reset、AReset信号、写数据Data时序图，其中复位信号Reset、AReset信号都是低有效。Host在发送时钟CLK之前，先发送复位信号Reset，device中AReset信号需要至少T1、T2两个CLK周期才能释放，如果Host在此期间发送写数据Data，采样寄存器因为复位端被使能，导致不能正常采样。
[0018]针对上述缺陷，本专利技术提供一种数据采样系统。参照图3，数据采样系统可以与发送数据的主机连接，主机与数据传输系统之间可以传输时钟CLK、复位信号Reset和写数据Data，其中数据采样系统可以包括异步复位同步释放电路、选择采样模块以及采样寄存器；主机、异步复位同步释放电路和采样寄存器均可以与选择采样模块连接；其中，选择采样模块包括延时寄存器1、复用选择器2以及AReset检测模块3；AReset检测模块3可以根据异步复位同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据采样系统，其特征在于，所述系统与发送数据的主机连接，包括异步复位同步释放电路、选择采样模块以及采样寄存器；所述主机、所述异步复位同步释放电路和所述采样寄存器与所述选择采样模块连接；其中，所述选择采样模块包括延时寄存器、复用选择器以及AReset检测模块；所述AReset检测模块用于根据所述异步复位同步释放电路发送的电信号，产生高电平信号或者低电平信号并发送至所述复用选择器；所述延时寄存器用于对所述主机发过来数据时序发送的第一个写数据进行延时，得到第二写数据；所述复用选择器用于根据所述高电平将所述第一个写数据发送至所述采样寄存器，或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。2.根据权利要求1所述一种数据采样系统，其特征在于，所述根据所述异步复位同步释放电路发送的信号，生成高电平信号或者低电平信号并发送至所述复用选择器这一步骤，具体包括：确定所述异步复位同步释放电路发送的信号为第一高电平信号，所述AReset检测模块生成高电平信号并发送至所述复用选择器；确定所述异步复位同步释放电路发送的信号为第一低电平信号，所述AReset检测模块生成低电平信号并发送至所述复用选择器。3.根据权利要求1所述一种数据采样系统，其特征在于，所述系统还包括内部电路；所述内部电路与所述采样寄存器连接；所述内部电路用于根据所述第一个写数据或者所述第二写数据生成反馈数据发送至...

【专利技术属性】
技术研发人员：付本涛，刘弋波，赖鼐，龚晖，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：