具有隔离结构的半导体器件及其制造方法技术

本发明专利技术涉及一种具有隔离结构的半导体器件及其制造方法，所述器件包括：衬底；第一导电类型的埋层，设于衬底中；漂移区，设于埋层上；漏极区，设于漂移区内；体区，设于埋层上；源极区，设于体区内；埋层上并且在漂移区背离体区的方向上依次排列的第一至第四掺杂区；其中，在半导体器件工作时，第三掺杂区和第四掺杂区连接的电位的电压高于第一掺杂区和第二掺杂区连接的电位的电压。本发明专利技术在器件的体二极管续流时，由第二掺杂区

【技术实现步骤摘要】
具有隔离结构的半导体器件及其制造方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种具有隔离结构的半导体器件，还涉及一种器件隔离结构的制造方法。

技术介绍

[0002]在示例性的LDMOS中，可以通过PN结反偏的阱区隔离结构来进行隔离，例如通过DN
‑
BN
‑
DN(深N阱
‑
N型埋层
‑
深N阱)环来进行器件之间的隔离。但是当LDMOS应用于死区时间的条件下，由于LDMOS的体二极管续流，体二极管的N型漂移区(N
‑
Drift)和P型体区(P
‑
Body)形成的PN结会产生负压降，电子电流大量涌入P
‑
Body，且N型漂移区/P型体区/N型埋层组成的NPN三极管开启且工作在放大区，部分电子电流在BN和P
‑
Body形成的反偏电场的作用下流入BN。由于DN
‑
BN
‑
DN环高阻区的存在，使得BN环上的电位快速下降，甚至低于P型衬底(Psub)的电位，Psub和B本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有隔离结构的半导体器件，其特征在于，包括：衬底，具有第二导电类型；第一导电类型埋层，设于所述衬底中；漂移区，具有第一导电类型，设于所述第一导电类型埋层上；漏极区，具有第一导电类型，设于所述漂移区内；体区，具有第二导电类型，设于所述第一导电类型埋层上；源极区，具有第一导电类型，设于所述体区内；第一掺杂区，具有第二导电类型，设于所述漂移区的与所述体区相背的一侧、所述第一导电类型埋层上；第二掺杂区，具有第一导电类型，设于所述第一掺杂区的与所述漂移区相背的一侧、所述第一导电类型埋层上；第三掺杂区，具有第二导电类型，设于所述第二掺杂区的与所述第一掺杂区相背的一侧、所述第一导电类型埋层上；第四掺杂区，具有第一导电类型，设于所述第三掺杂区的与所述第二掺杂区相背的一侧、所述第一导电类型埋层上；其中，所述第一导电类型和第二导电类型为相反的导电类型，在所述半导体器件工作时，所述第三掺杂区和第四掺杂区连接的电位的电压高于所述第一掺杂区和第二掺杂区连接的电位的电压。2.根据权利要求1所述的具有隔离结构的半导体器件，其特征在于，所述第三掺杂区的掺杂浓度小于所述第一掺杂区的掺杂浓度。3.根据权利要求1所述的具有隔离结构的半导体器件，其特征在于，所述第二掺杂区的掺杂浓度大于所述第四掺杂区的掺杂浓度。4.根据权利要求1所述的具有隔离结构的半导体器件，其特征在于，所述漂移区和体区与所述第一导电类型埋层之间还设有第二导电类型掺杂区。5.根据权利要求1所述的具有隔离结构的半导体器件，其特征在于，所述第一导电类型埋层的掺杂浓度大于所述第二掺杂区和第四掺杂区的掺杂浓度。6.根据权利要求1所述的具有隔离结构的半导体器件，其特征在于，还包括：第一接触区，具有第二导电类型，设于所述第一掺杂区的表面，所述第一接触区的掺杂浓度大于所述第一掺杂区的掺杂浓度；第二接触区，具有第一导电类型，设于所述第二掺杂区的表面，所述第二接触区的掺杂浓度大于所述第二掺杂区的掺...

【专利技术属性】
技术研发人员：李永顺，金华俊，宋亮，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：