一种片内电流采集电路制造技术

本发明专利技术涉及电流采集技术领域，具体涉及一种片内电流采集电路，包括芯片采集电流正端口，芯片采集电流负端口，第一电阻，第二电阻，片外采样电阻，第三电阻，运算放大器，第一电流源，第二电流源。通过控制第一电阻、第一电流源的大小，可以实现兼顾小电流采集和大电流采集精确度的电流采集，满足不同应用场景对电流采集精度的要求。集精度的要求。集精度的要求。

【技术实现步骤摘要】
一种片内电流采集电路


[0001]本专利技术涉及电流采集
，具体涉及一种片内电流采集电路。

技术介绍

[0002]片内电流采集是电池管理芯片、控制芯片中必不可少的部分，随着技术的发展，对片内电流采集精确度的要求也越来越高。
[0003]现有技术中，采集电流在流经片外采样电阻后，在芯片采集电流正端口与芯片采集电流负端口间产生压差，该压差经过片内运算放大器进行放大，再将放大后的信号送至片内模数转换器进行处理。使用现有技术采集大电流时，精确度较高；但当采集微小电流时，即使压差经过运算放大器放大，其电压值仍较小，使得运算放大器输出级饱和，导致输出电压无法精确反映片外采样电阻上的压差，采集精确度较差。如通过增加放大倍数来使小电流采集时，运算放大器能够正常工作，但这样会造成大电流采集后的输出电压过高，影响大电流采集的精确度。
[0004]因此，提供一种兼顾小电流采集和大电流采集精确度的片内电流采集电路十分必要。

技术实现思路

[0005]为解决现有技术中存在的问题，本专利技术提供一种片内电流采集电路。
[0006]本专利技术解决上述技术问题，所使用的具体技术方案为：一种片内电流采集电路，包括芯片采集电流正端口CSP，芯片采集电流负端口CSN，第一电阻R0，第二电阻R0’
，片外采样电阻R
sense
，第三电阻R1，运算放大器OP，电压源VDD，第一电流源I0，第二电流源I0’
；芯片采集电流正端口CSP通过第一电阻R0连接于运算放大器OP的正输入端；芯片采集电流负端口CSN通过第二电阻R0’
连接于运算放大器OP的负输入端；片外采样电阻R
sense
连接于芯片采集电流正端口CSP与芯片采集电流负端口CSN之间，用于采集片外电流变化；第三电阻R1连接于运算放大器OP的输出端与负输入端之间；电压源VDD用于向第一电流源I0、第二电流源I0’
供电；第一电流源I0连接于第一电阻R0与运算放大器OP的正输入端之间，第二电流源I0’
连接于第二电阻R0’
与运算放大器OP的负输入端之间，用于向片内电流采集电路提供电流，使运算放大器正输入端和负输入端的输入电压同时抬升。
[0007]进一步地，第一电阻R0，第二电阻R0’
和第三电阻R1材质相同。
[0008]进一步地，第一电阻R0与第二电阻R0’
阻值相等；第三电阻R1的阻值大于等于第一电阻R0的阻值，即，R1≥R0=R0’
。
[0009]进一步地，第一电流源I0经第一电阻R0产生的电压，大于使运算放大器OP工作在放大区时的最小输出电压。
[0010]进一步地，第一电流源I0与第二电流源I0’
互为镜像电流源。
[0011]进一步地，第一电流源I0与第二电流源I0’
互为镜像电流源的具体实现方式为：由第一P型MOS管PM0，第二P型MOS管PM1，第三P型MOS管PM2组成电流镜，第一P型MOS管PM0的电流来自片内电流源I
S
；第一P型MOS管PM0的源极与电压源VDD连接，第一P型MOS管PM0的漏极接片内电流源I
S
，第一P型MOS管PM0的栅极与漏极短接；第二P型MOS管PM1的源极与电压源VDD连接，第二P型MOS管PM1的漏极连接于第一电阻R0与运算放大器OP的正输入端之间；第三P型MOS管PM2的源极与电压源VDD连接，第三P型MOS管PM2的漏极连接于第二电阻R1与运算放大器OP的负输入端之间；第二P型MOS管PM1的栅极与第三P型MOS管PM2的栅极连接，并与第一P型MOS管PM0的栅极连接。
[0012]进一步地，第二P型MOS管PM1的宽长比与第三P型MOS管PM2的宽长比相等，第一P型MOS管PM0的宽长比与第二P型MOS管PM1、第三P型MOS管PM2的宽长比成比例关系。
[0013]进一步地，第一P型MOS管PM0的宽长比与第二P型MOS管PM1的宽长比、第三P型MOS管PM2的宽长比的比例关系为：第二P型MOS管PM1的宽长比、第三P型MOS管PM2的宽长比是第一P型MOS管的宽长比的β倍，β＞0。
[0014]本专利技术还提供一种电流采集芯片，包括上述任一项所述的片内电流采集电路。
[0015]与现有技术相比，使用本专利技术提供的技术方案，能起到以下有益效果：通过调整电流源大小，第一电阻、第二电阻的阻值及β值，即可提升片内采集电流的精度；兼顾小电流采集精度及大电流采集精度，适用多场景应用需求。
附图说明
[0016]图1为本专利技术实施例提供的一种片内电流采集电路的电路结构示意图。
[0017]图2为本专利技术实施例提供的另一种片内电流采集电路的电路结构示意图。
实施方式
[0018]以下将结合附图，对本专利技术技术方案进行进一步的说明。
[0019]在一个实施例中，如图1所示，一种片内电流采集电路，包括芯片采集电流正端口CSP，芯片采集电流负端口CSN，第一电阻R0，第二电阻R0’
，片外采样电阻R
sense
，第三电阻R1，运算放大器OP，电压源VDD，第一电流源I0，第二电流源I0’
；芯片采集电流正端口CSP通过电阻R0连接于运算放大器OP的正输入端；芯片采集电流负端口CSN通过电阻R0’
连接于运算放大器OP的负输入端；片外采样电阻R
sense
连接于芯片采集电流正端口CSP与芯片采集电流负端口CSN之间，用于采集片外电流变化；电阻R1连接于运算放大器OP的输出端与负输入端之间；电压源VDD用于向第一电流源I0、第二电流源I0’
供电；第一电流源I0连接于电阻R0与运算放大器OP的正输入端之间，第二电流源I0’
连接
于电阻R0’
与运算放大器OP的负输入端之间，向片内电流采集电路提供电流，用于使运算放大器OP的正输入端和负输入端的输入电压同时抬升。第一电流源I0与第二电流源I0’
为镜像电流源。
[0020]第一电阻R0、第二电阻R0’
与第三电阻R1均选用同种材质，以抵消温度、制程变化对放大倍数的影响。第一电阻R0与第二电阻R0’
阻值相等，第三电阻R1的阻值大于等于第一电阻R0和第二电阻R0’
的阻值，即，R1≥R0=R0’
。
[0021]第一电流源I0经过第一电阻R0产生的电压，大于运算放大器OP工作在放大区的最低电压。
[0022]当电压源VDD向片内电流采集电路提供电流源I0时，运算放大器的正输入端与芯片采集电流正端口CSP之间的压差为I0*R0，此时的输出电压为：V
OUT
=（I0*R0）+（1+R1/R0’
）*V
（CSP
‑
CSN）
，其中1+R1/R0’
为放大倍数，V
（CSP
‑
CSN）
=采集电流*R...

【技术保护点】

【技术特征摘要】
1.一种片内电流采集电路，其特征在于，包括芯片采集电流正端口，芯片采集电流负端口，第一电阻，第二电阻，片外采样电阻，第三电阻，运算放大器，电压源，第一电流源，第二电流源；所述芯片采集电流正端口通过所述第一电阻连接于所述运算放大器的正输入端；所述芯片采集电流负端口通过所述第二电阻连接于所述运算放大器的负输入端；所述片外采样电阻连接于所述芯片采集电流正端口与所述芯片采集电流负端口之间；所述第三电阻连接于所述运算放大器的输出端与负输入端之间；所述电压源用于向所述第一电流源和所述第二电流源供电；所述第一电流源连接于所述第一电阻与所述运算放大器的正输入端之间，所述第二电流源连接于所述第二电阻与所述运算放大器的负输入端之间，用于向片内电流采集电路提供电流，使运算放大器正输入端和负输入端的输入电压同时抬升。2.根据权利要求1所述的片内电流采集电路，其特征在于，所述第一电阻，所述第二电阻和所述第三电阻材质相同。3.根据权利要求2所述的片内电流采集电路，其特征在于，所述第一电阻与所述第二电阻的阻值相等，所述第三电阻的阻值大于等于所述第一电阻的阻值。4.根据权利要求3所述的片内电流采集电路，其特征在于，所述第一电流源经所述第一电阻产生的电压，大于使所述运算放大器工作在放大区时的最小输出电压。5.根据权利要求1所述的片内电流采集电路，其特征在于，所述第一电流源与所述第二电流源互为镜像电流源。6.根据权利要求5所述的片内...

【专利技术属性】
技术研发人员：张华磊，
申请(专利权)人：西安恩狄集成电路有限公司，
类型：发明
国别省市：