半导体装置及控制方法制造方法及图纸

一种高速地进行主设备与存储芯片之间的数据传输的半导体装置及控制方法。半导体装置具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，第2芯片组是与第1芯片电连接的多个第2芯片；以及第3芯片组，第3芯片组是与第2芯片组并联地与第1芯片电连接的多个第3芯片；第1芯片具有：命令队列，保存从主设备接收到的多个读取命令；以及读取缓冲存储器，缓冲读取数据；向第2芯片组或第3芯片组依次发布保存在命令队列中的多个读取命令；从第2芯片组或第3芯片组保存与多个读取命令对应的读取数据向读取缓冲存储器；基于多个读取命令中的任一个读取命令的执行状态，将保存在缓冲存储器的读取数据中的任一个读取数据向主设备发送。的读取数据中的任一个读取数据向主设备发送。的读取数据中的任一个读取数据向主设备发送。

【技术实现步骤摘要】
半导体装置及控制方法
[0001]本申请主张以日本专利申请2021－205982号(申请日：2021年12月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0002]本专利技术涉及半导体装置及控制方法。

技术介绍

[0003]存在构成为能够与主设备连接的半导体装置。这样的半导体装置具有多个存储芯片。此外，半导体装置具有与多个存储芯片连接的多个通道。在主设备与半导体装置之间，传输以存储芯片为对象的命令及数据。希望高速地进行与主设备和存储芯片之间的命令及数据对应的信号的传输。

技术实现思路

[0004]本专利技术的目的是提供一种高速地进行主设备与存储芯片之间的数据传输的半导体装置及控制方法。
[0005]根据一个技术方案，半导体装置具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，第2芯片组是与第1芯片电连接的多个第2芯片；以及第3芯片组，第3芯片组是与第2芯片组并联地与第1芯片电连接的多个第3芯片；第1芯片具有：命令队列，保存从主设备接收到的多个读取命令(read com本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，所述第2芯片组是与所述第1芯片电连接的多个第2芯片；以及第3芯片组，所述第3芯片组是与所述第2芯片组并联地与所述第1芯片电连接的多个第3芯片；所述第1芯片具有：命令队列，保存从所述主设备接收到的多个读取命令；以及读取缓冲存储器，将读取数据缓冲；将保存在所述命令队列中的所述多个读取命令向所述第2芯片组或所述第3芯片组依次发布；从所述第2芯片组或所述第3芯片组将与所述多个读取命令对应的读取数据向所述读取缓冲存储器保存；基于所述多个读取命令中的任一个读取命令的执行状态，将保存在所述读取缓冲存储器的读取数据中的任一个读取数据向所述主设备发送。2.如权利要求1所述的半导体装置，其中，所述第1芯片从所述第2芯片组或所述第3芯片组将与所述多个读取命令中的第1读取命令对应的一部分读取数据向所述读取缓冲存储器保存；所述第1芯片基于所述第1读取命令以外的第2读取命令的执行状态，从所述第2芯片组或所述第3芯片组将与所述第1读取命令对应的剩余的读取数据向所述读取缓冲存储器保存。3.如权利要求1所述的半导体装置，其中，保存在所述命令队列中的所述多个读取命令的执行顺序是可变的。4.如权利要求1所述的半导体装置，其中，所述第1芯片还具有写入缓冲存储器；从所述主设备接收写入命令，将所述写入命令所涉及的写入数据保存到所述写入缓冲存储器，将保存...

【专利技术属性】
技术研发人员：辻伸广，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：