滤波器的拓扑结构、滤波器及通讯设备制造技术

本发明专利技术实施例提供一种滤波器的拓扑结构、滤波器及通信设备，其中，所述滤波器的拓扑结构包括：串联支路，包括多个串联级；并联支路，包括多个并联级，所述并联支路中的并联级至少形成一个或多个组合并联级，一个组合并联级具有至少两个并联级；其中，各个并联级的第一端与所述串联支路连接，所述组合并联级中并联级的第二端连接共用的对地电感；所述多个并联级的数量大于所述多个串联级的数量。本发明专利技术实施例所提供的滤波器的拓扑结构，通过将数量大于串联级的并联级进行组合，可以增加滤波器阻止传播干扰信号频率的能力，提升滤波器的带外抑制。制。制。

【技术实现步骤摘要】
滤波器的拓扑结构、滤波器及通讯设备


[0001]本专利技术实施例涉及滤波器
，具体涉及一种滤波器的拓扑结构、滤波器及通讯设备。

技术介绍

[0002]滤波器是用于在通信系统中消除干扰的器件，在通信系统中发挥着重要的作用，因此滤波器的性能提升对于通信系统的性能提升具有重要意义。带外抑制是影响滤波器性能的关键技术指标之一，因此如何提供技术方案，以改善滤波器的带外抑制，成为了亟需解决的技术问题。

技术实现思路

[0003]有鉴于此，本专利技术实施例提供一种滤波器的拓扑结构、滤波器及通讯设备，以提高滤波器的滤波性能。
[0004]本专利技术实施例提供一种滤波器的拓扑结构，包括：
[0005]串联支路，包括多个串联级；
[0006]并联支路，包括多个并联级，所述并联支路中的并联级至少形成一个或多个组合并联级，一个组合并联级具有至少两个并联级；其中，各个并联级的第一端与所述串联支路连接，所述组合并联级中并联级的第二端连接共用的对地电感；所述多个并联级的数量大于所述多个串联级的数量。
[0007]可选地，所述组合并联级包括第一组合并联级和第二组合并联级，所述第一组合并联级中并联级的第二端连接共用的第一对地电感，所述第二组合并联级中并联级的第二端连接共用的第二对地电感。
[0008]可选地，所述串联支路包括偶数个串联级；所述第一组合并联级中并联级的数量为所述串联级的数量的一半，将非所述第一组合并联级的并联级组合形成所述第二组合并联级。
[0009]可选地，所述串联支路包括奇数个串联级；所述第一组合并联级中并联级的数量为所述串联级的数量与第一阈值之和的一半，将非所述第一组合并联级的并联级组合形成所述第二组合并联级。
[0010]可选地，所述并联级的数量为所述串联级的数量与1的和。
[0011]本专利技术实施例还提供了一种滤波器，包括：如前述任一项实施例所述的滤波器的拓扑结构。
[0012]可选地，所述滤波器，还包括：输入端口、输出端口、对地电感；所述滤波器的拓扑结构包括串联支路和并联支路；所述输入端口与所述串联支路的一端连接，所述输出端口与所述串联支路的另一端连接，所述对地电感的一端与所述并联支路的组合并联级中，并联级的第二端连接。
[0013]可选地，所述组合并联级包括第一组合并联级和第二组合并联级，所述滤波器还
包括：
[0014]第一支路电感，所述第一支路电感的一端与所述第一组合并联级中，并联级的第二端相连接，所述第一支路电感的另一端与所述第一组合并联级所连接的对地电感相连接；
[0015]第二支路电感，所述第二支路电感的一端与所述第二组合并联级中，并联级的第二端连接，所述第二支路电感的另一端与所述第二组合并联级连接的对地电感相连接。
[0016]可选地，所述滤波器，还包括：
[0017]公共对地电感，各个组合并联级所连接的对地电感共同连接所述公共对地电感。
[0018]可选地，所述滤波器，还包括：
[0019]第一电容，所述第一电容的一端与所述输入端口连接，所述第一电容的另一端与距所述输入端口为非最近的对地电感连接；
[0020]或，所述第一电容的一端与所述输出端口连接，所述第一电容的另一端与距所述输出端口为非最近的对地电感连接。
[0021]可选地，所述滤波器，还包括：
[0022]第二电容，所述第二电容的一端与所述输出端口连接，所述第二电容的另一端与距所述输出端口为非最近的对地电感连接；
[0023]或，所述第二电容的一端与所述输入端口连接，所述第二电容的另一端与距所述输入端口为非最近的对地电感连接。
[0024]可选地，所述滤波器，还包括：
[0025]输入匹配网络，设置在所述输出端口的一侧；
[0026]输出匹配网络，设置在所述输入端口的一侧；
[0027]所述输入匹配网络的电感和所述输出匹配网络的电感感值满足匹配原则。
[0028]可选地，所述匹配原则对应的范围为0.005
‑
0.04Hz2*H*F或0.01
‑
0.08Hz2*H*F；其中，Hz表示频率的单位赫兹，H表示电感的单位亨，F表示电容的单位法。
[0029]本专利技术实施例还提供了一种通信设备，包括如上述任一项实施例所述的滤波器。
[0030]本专利技术实施例所提供的滤波器的拓扑结构，包括串联支路，包括多个串联级；并联支路，包括多个并联级，所述并联支路中的并联级至少形成一个或多个组合并联级，一个组合并联级具有至少两个并联级；其中，各个并联级的第一端与所述串联支路连接，所述组合并联级中并联级的第二端连接共用的对地电感；所述多个并联级的数量大于所述多个串联级的数量。可以看出，本专利技术实施例所提供的滤波器的拓扑结构中，通过将并联级的数量设置为大于串联级的数量，改变串联级和并联级的数量关系，由于并联级的使用数量相对于串联级的使用数量越多，滤波器的带外抑制效果越好，因此增加并联级的数量可以提升滤波器的带外抑制；进一步的，本专利技术实施例所提供的滤波器的拓扑结构中，将并联支路的至少一个或多个并联级进行组合，形成组合并联级；使得组合并联级中的并联级的第二端共同连接一个对地电感；从而可以减少对地电感的连接数量，进而降低对地电感产生的电感值。由于对地电感的电感值和对地电感的使用数量成正比关系，对地电感的电感值又与滤波器的插入损耗成正比关系，对地电感的电感值越低则说明产生的损耗越小；因此降低对地电感的连接数量可以减小对地电感产生的总的电感值，从而可以降低插入损耗；同时通过组合并联级的方式，达到改善滤波器的带外抑制的目的。
附图说明
[0031]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0032]图1是基本滤波器的拓扑结构示意图；
[0033]图2是本专利技术实施例所提供的滤波器的拓扑结构的一结构示意图；
[0034]图3是本专利技术实施例所提供的滤波器的拓扑结构的又一结构示意图；
[0035]图4是本专利技术实施例所提供的滤波器的拓扑结构的另一结构示意图；
[0036]图5是本专利技术实施例所提供的滤波器的第一结构示意图；
[0037]图6是本专利技术实施例所提供的滤波器的第二结构示意图；
[0038]图7是本专利技术实施例所提供的滤波器的第三结构示意图；
[0039]图8是本专利技术实施例所提供的滤波器的第四结构示意图；
[0040]图9是本专利技术实施例所提供的滤波器的第五结构示意图；
[0041]图10是本专利技术实施例所提供的滤波器的第六结构示意图；
[0042]图11是本专利技术实施例所提供的滤波器的第七结构示意图；
[0043]图12是本专利技术实施例所提供的滤波器的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种滤波器的拓扑结构，其特征在于，包括：串联支路，包括多个串联级；并联支路，包括多个并联级，所述并联支路中的并联级至少形成一个或多个组合并联级，一个组合并联级具有至少两个并联级；其中，各个并联级的第一端与所述串联支路连接，所述组合并联级中并联级的第二端连接共用的对地电感；所述多个并联级的数量大于所述多个串联级的数量。2.如权利要求1所述的滤波器的拓扑结构，其特征在于，所述组合并联级包括第一组合并联级和第二组合并联级，所述第一组合并联级中并联级的第二端连接共用的第一对地电感，所述第二组合并联级中并联级的第二端连接共用的第二对地电感。3.如权利要求2所述的滤波器的拓扑结构，其特征在于，所述串联支路包括偶数个串联级；所述第一组合并联级中并联级的数量为所述串联级的数量的一半，将非所述第一组合并联级的并联级组合形成所述第二组合并联级。4.如权利要求2所述的滤波器的拓扑结构，其特征在于，所述串联支路包括奇数个串联级；所述第一组合并联级中并联级的数量为所述串联级的数量与第一阈值之和的一半，将非所述第一组合并联级的并联级组合形成所述第二组合并联级。5.如权利要求1
‑
4任一项所述的滤波器的拓扑结构，其特征在于，所述并联级的数量为所述串联级的数量与1的和。6.一种滤波器，其特征在于，包括：如权利要求1
‑
5任一项所述的滤波器的拓扑结构。7.如权利要求6所述的滤波器，其特征在于，还包括：输入端口、输出端口、对地电感；所述滤波器的拓扑结构包括串联支路和并联支路；所述输入端口与所述串联支路的一端连接，所述输出端口与所述串联支路的另一端连接，所述对地电感的一端与所述并联支路的组合并联级中，并联级的第二端连接。8.如权利要求7所述的滤波器，其特征在于，所述组合并联级包括第一组合并联级和第二组合...

【专利技术属性】
技术研发人员：万晨庚，
申请(专利权)人：北京芯溪半导体科技有限公司，
类型：发明
国别省市：