具有电介质锚定物空隙的集成电路结构制造技术

描述了具有电介质锚定物空隙的集成电路结构以及制作具有电介质锚定物空隙的集成电路结构的方法。例如，一种集成电路结构包括位于浅沟槽隔离(STI)结构中的子鳍状物。多条水平堆叠的纳米线位于该子鳍状物之上。栅极电介质材料层包围所述水平堆叠的纳米线。栅电极结构位于栅极电介质材料层之上。电介质锚定物与所述多条水平堆叠的纳米线横向隔开，并且凹陷到该STI结构的第一部分中。位于所述多条水平堆叠的纳米线的与该电介质锚定物相对的一侧上的该STI结构的第二部分具有位于其中的沟槽。电介质栅极插塞位于该电介质锚定物上。电介质栅极插塞位于该电介质锚定物上。电介质栅极插塞位于该电介质锚定物上。

【技术实现步骤摘要】
具有电介质锚定物空隙的集成电路结构


[0001]本公开的实施例属于集成电路结构和处理的领域，并且具体而言属于具有电介质锚定物空隙的集成电路结构以及制作具有电介质锚定物空隙的集成电路结构的方法的领域。

技术介绍

[0002]对于过去的几十年而言，集成电路中的特征的缩放已经成为了持续增长的半导体工业背后的推动力。缩放到越来越小的特征使得能够在半导体芯片的有限芯片面积上实现提高密度的功能单元。例如，缩小晶体管尺寸允许将更高数量的存储器或逻辑器件结合到芯片上，从而制造出具有提高的容量的产品。但是，不断追求更高的容量并非不存在问题。优化每个器件的性能的必要性变得越来越重要。
[0003]在集成电路器件的制造中，随着器件尺寸持续缩小，多栅极晶体管(例如三栅极晶体管)变得越来越占据主导地位。在常规工艺中，三栅极晶体管一般制作在体块硅衬底上或者制作在绝缘体上硅衬底上。在一些实例中，优选使用体块硅衬底，因为其成本较低，而且其能够实现复杂度较低的三栅极制作工艺。另一方面，在微电子器件尺寸缩小到10纳米(nm)节点下方时维持迁移率提高和短沟道控制为器件制作带本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：位于浅沟槽隔离(STI)结构中的子鳍状物；位于所述子鳍状物之上的多条水平堆叠的纳米线；包围所述水平堆叠的纳米线的栅极电介质材料层；位于所述栅极电介质材料层之上的栅电极结构；与所述多条水平堆叠的纳米线横向隔开并且凹陷到所述STI结构的第一部分中的电介质锚定物，其中，所述STI结构的位于所述多条水平堆叠的纳米线的与所述电介质锚定物相对的一侧上的第二部分具有位于其中的沟槽；以及位于所述电介质锚定物上的电介质栅极插塞。2.根据权利要求1所述的集成电路结构，其中，所述电介质锚定物具有位于所述多条水平堆叠的纳米线的最上表面下方的最上表面。3.根据权利要求1或2所述的集成电路结构，其中，所述电介质栅极插塞在垂直方向上相对于所述电介质锚定物偏移。4.根据权利要求1或2所述的集成电路结构，其中，所述栅极电介质材料层是高k栅极电介质层，并且其中，所述栅电极结构包括功函数金属层和导电栅极填充材料。5.根据权利要求1或2所述的集成电路结构，其中，所述栅极电介质材料层不沿着所述电介质栅极插塞的侧面，并且其中，所述栅电极结构与所述电介质栅极插塞的侧面接触。6.一种集成电路结构，包括：具有突出到浅沟槽隔离(STI)结构上方的部分的鳍状物；位于所述鳍状物的突出部分之上的栅极电介质材料层；位于所述栅极电介质材料层之上的栅电极结构；与所述鳍状物横向隔开并且凹陷到所述STI结构的第一部分中的电介质锚定物，其中，所述STI结构的位于所述鳍状物的与所述电介质锚定物相对的一侧上的第二部分具有位于其中的沟槽；以及位于所述电介质锚定物上的电介质栅极插塞。7.根据权利要求6所述的集成电路结构，其中，所述电介质锚定物具有位于所述鳍状物的最上表面下方的最上表面。8.根据权利要求6或7所述的集成电路结构，其中，所述电介质栅极插塞在垂直方向上相对于所述电介质锚定物偏移。9.根据权利要求6或7所述的集成电路结构，其中，所述栅极电介质材料层是高k栅极电介质层，并且其中，所述栅电极结构包括功函数金属层和导电栅极填充材料。10.根据权利要求6或7所述的集成电路结构，其中，所述...

【专利技术属性】
技术研发人员：L，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：