半导体器件制造技术

提供一种半导体器件。该半导体器件包括：衬底，具有在第一方向上延伸的有源区；元件隔离层，在衬底中与有源区相邻；衬底上的栅电极，在与第一方向交叉的第二方向上延伸；有源区上的多个沟道层，沿垂直于衬底的上表面的第三方向彼此间隔开，并由栅电极围绕；以及源/漏区，设置在有源区的与栅电极相邻的凹陷中，并连接到多个沟道层。在第一方向上，栅电极在有源区上具有第一长度并在元件隔离层上具有第二长度，第二长度大于第一长度。第二长度大于第一长度。第二长度大于第一长度。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月9日在韩国知识产权局递交的韩国专利申请第10
‑
2021
‑
0175333号的优先权，其全部公开内容通过引用合并于此。


[0003]本公开涉及半导体器件。

技术介绍

[0004]为了满足对具有高性能、高速和/或多功能的半导体器件的日益增长的需求，需要具有更高集成度的半导体器件。在这点上，可能需要半导体器件来实现具有减小的图案之间的间隔距离的精细图案。此外，需要一种包括鳍式场效应晶体管(FinFET)的半导体器件，该FinFET具有允许完全去除牺牲层的三维沟道结构，以克服由平面金属氧化物半导体场效应晶体管(FET)的尺寸减小而引起的操作特性的限制。

技术实现思路

[0005]示例实施例提供了一种具有改进的可靠性的半导体器件。
[0006]根据示例实施例，一种半导体器件包括：衬底，具有在第一方向上延伸的有源区；元件隔离层，在衬底中与有源区相邻；衬底上的栅电极，在与第一方向交叉的第二方向上延伸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，包括在第一方向上延伸的有源区；元件隔离层，在所述衬底中与所述有源区相邻；所述衬底上的栅电极，在与所述第一方向交叉的第二方向上延伸；所述有源区上的多个沟道层，沿垂直于所述衬底的上表面的第三方向彼此间隔开，并由所述栅电极围绕；以及源/漏区，设置在所述有源区的与所述栅电极相邻的凹陷中，并连接到所述多个沟道层，其中，在所述第一方向上，所述栅电极在所述有源区上具有第一长度并在所述元件隔离层上具有第二长度，所述第二长度大于所述第一长度。2.根据权利要求1所述的半导体器件，其中，在平面图中，所述栅电极具有在所述有源区上沿所述第二方向线性延伸的第一侧表面和在所述元件隔离层上从所述第一侧表面凸出的第二侧表面。3.根据权利要求2所述的半导体器件，其中，所述第一侧表面与所述第二侧表面之间的边界对应于所述有源区与所述元件隔离层之间的边界。4.根据权利要求2所述的半导体器件，其中，所述第一侧表面与所述第二侧表面之间的边界在所述元件隔离层上，并与所述有源区与所述元件隔离层之间的边界间隔开。5.根据权利要求1所述的半导体器件，其中，所述第二长度在所述第一长度的约1.1倍至约1.3倍的范围内。6.根据权利要求1所述的半导体器件，还包括所述栅电极的侧面上的栅间隔物层，其中，所述栅间隔物层在所述有源区和所述元件隔离层上沿所述第一方向具有基本恒定的长度。7.根据权利要求1所述的半导体器件，还包括在所述有源区与所述栅电极之间以及所述元件隔离层与所述栅电极之间的栅介电层，其中，在所述第一方向上，所述栅介电层在所述有源区上具有第三长度并在所述元件隔离层上具有第四长度，所述第四长度大于所述第三长度。8.根据权利要求1所述的半导体器件，其中，所述有源区的上表面比所述元件隔离层的上表面离所述衬底的上表面更远。9.根据权利要求1所述的半导体器件，其中，在所述栅电极沿所述第三方向与所述多个沟道层重叠的区域中，所述栅电极在所述第一方向上具有所述第一长度。10.根据权利要求1所述的半导体器件，其中，所述多个沟道层在所述第三方向上不与所述元件隔离层重叠。11.根据权利要求1所述的半导体器件，其中，在所述栅电极具有所述第二长度的区域中，所述栅电极在所述第三方向上不与所述有源区重叠。12.根...

【专利技术属性】
技术研发人员：孙珍景，金承帝，朴志源，林在抱，曹玟锡，林升炫，崔津荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：