快速存储器ECC错误纠正制造技术

具有错误检查和纠正(ECC)电路的存储器控制器可以检测从存储器读取的数据中的错误，并且利用重试流程来纠正该错误。当从存储器接收到读取数据时，将读取数据存储在存储器控制器处的读取数据缓冲器中。一旦ECC电路在读取数据中检测到错误，重试流程就能够从读取数据缓冲器访问该数据，而不是再次从存储器读取数据。与从存储器重新读取数据的重试流程相比，从读取数据缓冲器访问数据减少了纠正流程所需的总体时间。需的总体时间。需的总体时间。

【技术实现步骤摘要】
快速存储器ECC错误纠正


[0001]描述总体上涉及存储器系统，并且更特别地，描述涉及错误检查和纠正(Error Checking and Correction，ECC)。

技术介绍

[0002]存储器系统采用错误检查和纠正(ECC)来提高系统的可靠性并减少系统故障和崩溃的风险。ECC通常在存储器管芯上执行，或在主机的存储器控制器上执行，或在两者上执行。主机从存储器读取数据。在将数据提供到主机之前，ECC电路对从存储器读取的数据中的错误进行检查。ECC电路执行错误检测、即检测数据中的错误，并进行错误纠正、即纠正检测到的错误。
[0003]可以利用简单的ECC纠正方案(如单错误纠正双错误检测(SECDED))执行行内纠正。例如，在读取缓存行时使用行内纠正。在行内纠正中，读取的数据通过错误检测逻辑和错误纠正逻辑两者。因此，即使读取没有错误，数据也会通过错误纠正逻辑。通过错误纠正逻辑会在流量流中增加一个或多个时钟周期的延迟。
[0004]执行更复杂的全设备损坏纠正的服务器ECC需要更长的时间来完成纠正。因此，ECC的检测和纠正是分开进本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器，包括：错误检测逻辑，位于第一数据路径上，用于响应于读取命令被发送到存储器，从读取数据缓冲器(RDB)电路接收读取数据，并且对所述读取数据执行错误检查和纠正(ECC)错误检测；以及错误纠正逻辑，位于第二数据路径上，用于响应于所述错误检测逻辑在所述读取数据中检测到ECC错误，执行ECC错误纠正，所述错误纠正逻辑用于响应于重试命令被发送到所述RDB电路，从所述RDB电路接收所述读取数据。2.根据权利要求1所述的存储器控制器，还包括：命令逻辑，所述命令逻辑用于响应于接收到错误信号，将所述重试命令发送到所述RDB电路。3.根据权利要求2所述的存储器控制器，还包括：错误管理器逻辑，所述错误管理器逻辑用于在所述错误检测逻辑检测到所述ECC错误时，将所述错误信号发送到所述命令逻辑。4.根据权利要求2或3所述的存储器控制器，其中，所述RDB电路将接收与在执行所述重试命令之前发出的早期读取有效信号对应的所有读取数据。5.根据权利要求2
‑
4中任一项所述的存储器控制器，其中，所述存储器控制器用于停止执行在执行所述重试命令之后发出的读取命令达几十个时钟周期。6.根据权利要求2
‑
5中任一项所述的存储器控制器，其中，所述存储器控制器用于响应于所述重试命令，对于新事务停止从所述RDB电路进行读取。7.根据权利要求1
‑
6中任一项所述的存储器控制器，还包括：重排序逻辑，所述重排序逻辑用于按照产生相应读取命令的顺序来返回所述读取数据。8.根据权利要求1
‑
7中任一项所述的存储器控制器，其中，所述错误纠正逻辑包括单设备数据纠正(SDDC)。9.根据权利要求1
‑
8中任一项所述的存储器控制器，其中，所述错误纠正逻辑用于执行长于2个周期的错误纠正过程。10.根据权利要求1
‑
9中任一项所述的存储器控制器，其中，所述RDB电路是便笺式存储器。11.一种计算机系统，包括：处理器；以及存储器...

【专利技术属性】
技术研发人员：凌静，陈巍，拉贾特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：