半导体存储器件和操作半导体存储器件的方法技术

一种半导体存储器件包括缓冲器管芯和多个存储器管芯。多个存储器管芯内的一个存储器管芯中的纠错码(ECC)引擎对主数据执行RS编码以生成奇偶校验数据，并使用奇偶校验检查矩阵对主数据和奇偶校验数据执行RS解码。奇偶校验检查矩阵包括子矩阵，并且子矩阵中的每一个与两个不同的符号相对应。子矩阵中的每一个包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵设置在子矩阵的第一对角方向上，并且两个相同的α矩阵设置在第二对角方向上。奇偶校验检查矩阵的第y行中的高电平值元素的数量与第(y+p)行中的高电平值元素的数量相同。第(y+p)行中的高电平值元素的数量相同。第(y+p)行中的高电平值元素的数量相同。

【技术实现步骤摘要】
半导体存储器件和操作半导体存储器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年11月30日在韩国知识产权局(KIPO)提交的韩国专利申请No.10
‑
2021
‑
0168234的优先权，其公开内容通过引用整体并入本文。


[0003]示例实施例涉及存储器，并且更具体地，涉及能够增强性能的半导体存储器件和操作半导体存储器件的方法。

技术介绍

[0004]可以在最近的存储器系统中被用作存储设备的半导体存储器的容量和速度都在增加。此外，正在进行各种尝试以在更小的空间内安装具有更大容量的存储器并有效地操作该存储器。
[0005]近来，为了增加半导体存储器的集成度，应用包括多个堆叠存储器芯片的3维(3D)结构来代替2维(2D)结构。基于对高集成度和大容量存储器的需求，已经开发了采用3D堆叠结构的存储器芯片以便提高存储器的容量、通过减小半导体芯片的尺寸来提高集成度、并降低制造半导体芯片的成本的结构。

技术实现思路

[0006]一些示例实施例提供了一种能够减少与计算纠错码(ECC)引擎的校验子和奇偶校验数据相关联的延迟的半导体存储器件。
[0007]一些示例实施例提供了一种操作能够减少与计算纠错码(ECC)引擎的校验子和奇偶校验数据相关联的延迟的半导体存储器件的方法。
[0008]根据一些示例实施例，半导体存储器件包括缓冲器管芯和多个存储器管芯。缓冲器管芯与外部设备通信。多个存储器管芯堆叠在缓冲器管芯上并通过多个基板通孔连接到缓冲器管芯。多个存储器管芯中的每一个包括存储器单元阵列和纠错码(ECC)引擎。存储器单元阵列包括耦接到多条字线和多条位线的多个易失性存储器单元。ECC引擎使用奇偶校验生成矩阵对要存储在存储器单元阵列的目标页中的主数据执行里德
‑
所罗门(RS)编码以生成奇偶校验数据，并使用奇偶校验检查矩阵对从目标页读取的主数据和奇偶校验数据执行RS解码来以符号为单位校正主数据的错误。奇偶校验检查矩阵包括第一部分和第二部分。第一部分包括多个子矩阵，并且多个子矩阵中的每一个与主数据中多个符号中的两个不同符号相对应。第二部分与奇偶校验数据相关联。多个子矩阵中的每一个包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵设置在子矩阵的第一对角方向上，并且两个相同的α矩阵设置在与子矩阵的第一对角方向交叉的第二对角方向上。每个单位子矩阵和每个α矩阵包括p
×
p个元素，p是大于一的自然数且p与多个符号中的每一个符号内的数据比特的数量相对应。奇偶校验检查矩阵的第y行中的高电平值元素(high
‑
1evel value element)的数量与奇偶校验检查矩阵的第(y+p)行中的高电平值元素的数量相同，并且y是
等于或小于p的自然数。
[0009]根据一些示例实施例，一种半导体存储器件包括：存储器单元阵列和纠错码(ECC)引擎。存储器单元阵列包括耦接到多条字线和多条位线的多个易失性存储器单元。ECC引擎使用奇偶校验生成矩阵对要存储在存储器单元阵列的目标页中的主数据执行里德
‑
所罗门(RS)编码以生成奇偶校验数据，并使用奇偶校验检查矩阵对从目标页读取的主数据和奇偶校验数据执行RS解码来以符号为单位校正主数据的错误。奇偶校验检查矩阵包括第一部分和第二部分。第一部分包括多个子矩阵，并且多个子矩阵中的每一个与主数据中多个符号中的两个不同符号相对应。第二部分与奇偶校验数据相关联。多个子矩阵中的每一个包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵设置在子矩阵的第一对角方向上，并且两个相同的α矩阵设置在与子矩阵的第一对角方向交叉的第二对角方向上。每个单位子矩阵和每个α矩阵包括p
×
p个元素，p是大于一的自然数且p与多个符号中的每一个符号内的数据比特的数量相对应。奇偶校验检查矩阵的第y行中的高电平值元素的数量与奇偶校验检查矩阵的第(y+p)行中的高电平值元素的数量相同，并且y是等于或小于p的自然数。
[0010]根据一些示例实施例，提供了一种操作半导体存储器件的方法，其中，半导体存储器件包括：与外部设备通信的缓冲器管芯以及堆叠在缓冲器管芯上并通过多个贯通基板通孔连接到缓冲器管芯的多个存储器管芯。根据该方法，在多个存储器管芯中的第一存储器管芯中，通过纠错码(ECC)引擎使用奇偶校验生成矩阵对主数据执行里德
‑
所罗门(RS)编码以生成奇偶校验数据，主数据和奇偶校验数据被存储在第一存储器管芯的存储器单元阵列的目标页中，并且通过ECC引擎使用奇偶校验检查矩阵对从目标页读取的主数据和奇偶校验数据执行RS解码来以符号为单位校正主数据的错误。奇偶校验检查矩阵包括第一部分和第二部分。第一部分包括多个子矩阵，并且多个子矩阵中的每一个与主数据中多个符号中的两个不同符号相对应。第二部分与奇偶校验数据相关联。多个子矩阵中的每一个包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵设置在子矩阵的第一对角方向上，并且两个相同的α矩阵设置在与子矩阵的第一对角方向交叉的第二对角方向上。每个单位子矩阵和每个α矩阵包括p
×
p个元素，p是大于一的自然数且p与多个符号中的每一个符号内的数据比特的数量相对应。奇偶校验检查矩阵的第y行中的高电平值元素的数量与奇偶校验检查矩阵的第(y+p)行中的高电平值元素的数量相同，并且y是等于或小于p的自然数。
[0011]因此，奇偶校验检查矩阵可以被配置为使得多个子矩阵中的每一个可以包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵可以设置在子矩阵的第一对角方向上，并且两个相同的α矩阵可以设置在与子矩阵的第一对角方向交叉的第二对角方向上。奇偶校验检查矩阵的第y行中的高电平值元素的数量与奇偶校验检查矩阵的第(y+p)行中的高电平值元素的数量相同。因此，由于奇偶校验检查矩阵的配置被简化，所以ECC引擎可以减少与计算校验子和奇偶校验数据相关的延迟。
附图说明
[0012]根据结合附图的以下详细描述，将更清楚地理解说明性的非限制性示例实施例。
[0013]图1是示出了根据示例实施例的存储系统的框图。
[0014]图2是示出了根据示例实施例的存储系统的框图。
[0015]图3是示出了根据示例实施例的图2中的存储控制器的示例的框图。
[0016]图4是示出了根据示例实施例的数据处理系统的框图。
[0017]图5是示出了根据示例实施例的图2中的堆叠存储器件的示例的框图。
[0018]图6示出了根据示例实施例的图5的堆叠存储器件中的接口电路的操作。
[0019]图7是示出了根据示例实施例的图6中的堆叠存储器件中的存储器管芯之一的示例的框图。
[0020]图8示出了根据示例实施例的图7的存储器管芯中的第一存储体阵列。
[0021]图9A是示出了根据示例实施例的图7的存储器管芯中的ECC引擎的示例的框图。
[0022]图9B示出了根据示例实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：缓冲器管芯，被配置为与外部设备通信；以及多个存储器管芯，堆叠在所述缓冲器管芯上，并且被配置为通过多个贯通基板通孔连接到所述缓冲器管芯，其中，所述多个存储器管芯中的每一个包括：存储器单元阵列，包括耦接到多条字线和多条位线的多个易失性存储器单元；以及纠错码ECC引擎，被配置为使用奇偶校验生成矩阵对要存储在所述存储器单元阵列的目标页中的主数据执行里德
‑
所罗门RS编码以生成奇偶校验数据，并被配置为使用奇偶校验检查矩阵对从所述目标页读取的所述主数据和所述奇偶校验数据执行RS解码来以符号为单位校正所述主数据的错误，其中，所述奇偶校验检查矩阵包括：第一部分，包括多个子矩阵，所述多个子矩阵中的每一个子矩阵与所述主数据内的多个符号中的两个不同符号相对应；以及第二部分，与所述奇偶校验数据相关联，其中，所述多个子矩阵中的每一个子矩阵包括两个单位子矩阵和两个相同的α矩阵，所述两个单位子矩阵设置在子矩阵的第一对角方向上，并且所述两个相同的α矩阵设置在所述子矩阵的与所述第一对角方向交叉的第二对角方向上，其中，每个单位子矩阵和每个α矩阵包括p
×
p个元素，p是大于1的自然数，并且p与所述多个符号内的每一个符号中的数据比特的数量相对应，并且其中，所述奇偶校验检查矩阵的第y行中的高电平值元素的数量与所述奇偶校验检查矩阵的第(y+p)行中的高电平值元素的数量相同，并且y是等于或小于p的自然数。2.根据权利要求1所述的半导体存储器件，其中：每个单位子矩阵包括在所述第一对角方向上的值为1的p个元素和除所述p个元素之外的值为0的其余元素，每个α矩阵属于伽罗瓦域，并且当所述多个符号的数量与等于或大于2的偶数自然数k相对应时，所述α矩阵的数量与k相对应。3.根据权利要求2所述的半导体存储器件，其中，每个α矩阵由α
i
表示，且i等于或大于1且等于或小于2
p
‑
1。4.根据权利要求2所述的半导体存储器件，其中：所述多个子矩阵包括第一子矩阵至第k/2子矩阵，所述第一子矩阵至所述第k/2子矩阵中的每一个包括两个相同的矩阵，所述两个相同的矩阵是第一个α矩阵至第k/2个α矩阵之一，并且所述第一个α矩阵由α
i0
表示，且所述第k/2个α矩阵由α
i(k/2
‑
1)
表示。5.根据权利要求2所述的半导体存储器件，其中，所述ECC引擎被配置为对所述k个符号执行所述RS编码，并使用k/2个α矩阵对所述k个符号执行所述RS解码。6.根据权利要求1所述的半导体存储器件，其中，所述ECC引擎包括：校验子生成器，被配置为：在写入操作中，使用所述奇偶校验生成矩阵对所述主数据执行所述RS编码以生成所述
奇偶校验数据，以及在读取操作中，基于包括从所述目标页读取的所述主数据和所述奇偶校验数据的读取码字，使用所述奇偶校验检查矩阵来生成包括错误规模校验子和错误定位符校验子的校验子；以及RS解码器，被配置为基于所述校验子对所述读取码字执行所述RS解码，其中，所述错误规模校验子指示所述读取码字的错误的数量，并且其中，所述错误定位符校验子指示包括所述错误的符号的位置。7.根据权利要求6所述的半导体存储器件，其中，所述RS解码器包括：错误定位符校验子生成器，被配置为通过将所述错误规模校验子乘以对应的α矩阵来生成比较错误定位符校验子；比较器，被配置为通过将所述错误定位符校验子与所述比较错误定位符校验子进行比较来输出比较信号；错误位置生成器，被配置为基于所述比较信号生成指示所述读取码字中的所述错误的位置的错误位置信号；以及数据校正器，被配置为基于所述错误位置信号来校正所述读取码字中的所述错误，以输出经校正的码字。8.根据权利要求7所述的半导体存储器件，其中，当所述符号中的所述错误是可校正的时，与所述符号相关联的所述错误定位符校验子和与所述符号相关联的所述比较错误定位符校验子相同。9.根据权利要求7所述的半导体存储器件，其中，当所述读取码字包括超过所述ECC引擎的纠错能力的错误时，与所述多个符号中的每一个符号相关联的错误定位符校验子不同于与所述多个符号中的每一个符号相关联的比较错误定位符校验子。10.根据权利要求7所述的半导体存储器件，其中，所述RS解码器还包括：解码状态标志生成器，被配置为基于所述校验子和所述比较信号生成指示所述读取码字的错误状态的解码状态标志。11.根据权利要求6所述的半导体存储器件，其中，所述校验子生成器被配置为通过对所述读取码字和所述奇偶校验检查矩阵执行矩阵乘法来生成所述校...

【专利技术属性】
技术研发人员：宋英杰，金成来，李起准，李明奎，李恩爱，赵诚慧，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：