编码电路、解码电路、编码方法、解码方法、芯片及装置制造方法及图纸

本发明专利技术涉及电数字数据处理技术，公开一种编码电路，其寄存器map配置有多个寄存器块，第一数据分割成多组第一子数据，每组第一子数据对应地存储于其中一寄存器块；ECC编码单元包括校验码生成器和中间寄存器组，并用于将第一数据的任一组第一子数据编入校验码形成第二子数据并暂存入中间寄存器组，其中第二子数据由第一子数据及与第一子数据相关联的校验码组成；Efuse阵列配置有多个Efuse块，中间寄存器组暂存的第二子数据对应地存储于其中一Efuse块，其中，多组第二子数据拼接成第二数据。还公开解码电路、编码方法、解码方法、芯片及装置，本发明专利技术能够装成标准接口电路单元，可以直接复用，使得电路具备高移植性。使得电路具备高移植性。使得电路具备高移植性。

【技术实现步骤摘要】
编码电路、解码电路、编码方法、解码方法、芯片及装置


[0001]本专利技术涉及一次性编程存储
，尤其涉及一种编码电路、解码电路、编码方法、解码方法、芯片及装置。

技术介绍

[0002] Efuse(电可编程熔丝，electronic fuse)技术是一种广泛应用的一次性编程存储技术，Efuse是一次性可编程存储器，使用熔丝存储信息，Efuse广泛应用于芯片上，例如在芯片出厂之前会被写入信息。在一个芯片中，efuse的容量通常很小，例如一个芯片的Efuse只有128bit。Efuse可用于存储mem repair的存储修复数据，也可用于存储芯片的信息：如芯片可使用电源电压，芯片的版本号，生产日期，也可以用于电路安全方面，作为电路密钥使用，或者可以用于控制片内电路的通断。
[0003] Efuse（electronic fuse）基于电子迁移原理（EM），通过熔断熔丝的方式实现编程功能，属于一种一次性可编程存储器（OTP）。Efuse储存数据的基本原理是通过比较电路将熔断发生前后的熔丝电阻上的电压和参考电压进行对比产生不同电平。一般情本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种编码电路，用于将存储于寄存器map中的第一数据编码形成第二数据并存储于Efuse阵列，其特征在于，包括：寄存器map，所述寄存器map配置有多个寄存器块，其中，所述第一数据分割成多组第一子数据，每组所述第一子数据对应地存储于其中一所述寄存器块；ECC编码单元，所述ECC编码单元包括校验码生成器和中间寄存器组，并用于将所述第一数据的任一组所述第一子数据编入校验码形成第二子数据并暂存入所述中间寄存器组，其中所述第二子数据由所述第一子数据及与所述第一子数据相关联的校验码组成；Efuse阵列，所述Efuse阵列配置有多个Efuse块，所述中间寄存器组暂存的所述第二子数据对应地存储于其中一所述Efuse块，其中，多组所述第二子数据拼接成第二数据。2.如权利要求1所述的编码电路，其特征在于，每个所述寄存器块配置有多个第一数据位，所述第一子数据存储于所述寄存器块时，所述第一子数据的每bit数据存储于其中一所述第一数据位。3.如权利要求1所述的编码电路，其特征在于，每个所述Efuse块配置有多个第二数据位及与所述多个第二数据位相关联的校验位，所述第二子数据中的第一子数据的每bit数据存储于其中一所述第二数据位，所述校验码存储于所述校验位。4.如权利要求1
‑
3任一项所述的编码电路，其特征在于，还包括：寄存器块地址列表单元，所述寄存器块地址列表单元为每个所述寄存器块配置相关联的寄存器块子地址，并可通过所述寄存器块子地址访问相关联的所述寄存器块；Efuse块地址列表单元，所述Efuse块地址列表单元为每个所述Efuse块配置相关联的Efuse块子地址，并可通过所述Efuse块子地址将数据烧入相关联的所述Efuse块；寄存器块读操作单元，用于通过所述寄存器块地址列表单元的寄存器块子地址访问相应的所述寄存器块，并读取相应的所述寄存器块存储的第一子数据，并供所述ECC编码单元进行ECC编码；Efuse块烧写控制单元，用于通过将所述ECC编码单元ECC编码形成的第二子数据根据所述Efuse块地址列表单元配置的Efuse块子地址烧入相应的所述Efuse块；读写状态控制单元，与上述各单元连接，并用于控制上述各单元工作。5.如权利要求4所述的编码电路，其特征在于，所述用于控制上述各单元工作，具体地：所述读写状态控制单元的初始状态为待机状态，当接收到Efuse烧写命令，所述读写状态控制单元产生寄存器地址信号及寄存器读时序，并将所述寄存器地址信号发送给所述寄存器块读操作单元，所述寄存器块读操作单元根据所述寄存器地址信号及寄存器读时序进行寄存器块读操作，所述寄存器块读操作完成后，向所述读写状态控制单元发出寄存器数据ready信号，所述读写状态控制单元控制所述ECC编码单元进行ECC编码，所述ECC编码完成后，所述ECC编码单元向所述读写状态控制单元发出ECC编码done信号，所述读写状态控制单元产生Efuse烧写信号及Efuse烧写时序，控制所述Efuse块烧写控制单元根据所述Efuse烧写时序进行Efuse块烧写，所述Efsue块烧写结束后所述读写状态控制单元重新回到待机状态。6.一种利用如权利要求4所述的编码电路进行编码的编码方法，其特征在于，包括如下步骤：寄存器块地址列表配置步骤，用于为每个所述寄存器块配置相关联的寄存器块子地
址，并可通过所述寄存器块子地址访问相关联的所述寄存器块；Efuse块地址列表配置步骤，用于为每个所述Efuse块配置相关联的Efuse块子地址，并可通过所述Efuse块子地址将数据烧入相关联的所述Efuse块；寄存器块读操作步骤，用于通过所述寄存器块地址列表配置的寄存器块子地址访问相应的所述寄存器块，并读取相应的所述寄存器块存储的第一子数据；ECC编码步骤，用于将所述第一数据的任一组所述第一子数据编入校验码形成第二子数据并暂存入所述中间寄存器组，其中所述第二子数据由所述第一子数据及与所述第一子数据相关联的校验码组成；Efuse块烧写控制步骤，用于通过将所述第二数据根据所述Efuse块地址列表配置的Efuse块子地址烧入相应的所述Efuse块。7.一种解码电路，用于将存储于Efuse阵列中的第二数据进行解码形成第一数据并存储于寄存器map，其中，所述第一数据分割成多组第一子数据，其特征在于，包括：Efuse阵列，所述Efuse阵列配置有多个Efuse块，其中，所述第二数据分割成多组第二子数据，每组所述第二子数据对应地存储于其中一所述Efuse块，所述第二子数据由所述第一子数据及与所述第一子数据相关联...

【专利技术属性】
技术研发人员：李炎东，
申请(专利权)人：泉州昆泰芯微电子科技有限公司，
类型：发明
国别省市：