存储器阵列错误校正制造技术

本申请涉及存储器阵列错误校正。码字可与数据集相关联并存储于存储器装置中，并且可以检测为具有多个位错误。基于检测到所述码字中的所述多个位错误，可以存储所述码字的地址，并且可以指示存储于所述存储器装置中的至少一个码字具有多个位错误的指示。基于指示所述存储器装置中的至少一个码字具有多个位错误，可以接收用于将与所述数据集相关联的第二码字写入到所述存储器装置的写入命令。另外或替代地，可以在存储器装置处接收触发所述存储器装置的地址范围处的错误校正操作的命令。装置的地址范围处的错误校正操作的命令。装置的地址范围处的错误校正操作的命令。

【技术实现步骤摘要】
存储器阵列错误校正
[0001]交叉引用
[0002]本专利申请要求阿亚普鲁迪(AYYAPUREDDI)于2021年12月10日提交的标题为“存储器阵列错误校正(MEMORY ARRAY ERROR CORRECTION)”的第17/548,057号美国专利申请的优先权，所述申请转让给本受让人且以引用的方式明确并入本文中。


[0003]
涉及存储器阵列错误校正。

技术介绍

[0004]存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可编程到两种支持状态中的一种，常常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可写入或编程存储器装置中的状态。
[0005]存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫属化物存储器技术等。存储器单元可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失它们所存储的状态。

技术实现思路

[0006]描述一种方法。所述方法可包含：在包括存储器阵列的存储器装置处检测码字具有多个位错误，所述码字与存储在所述存储器阵列中的数据集相关联；至少部分地基于检测到所述码字具有所述多个位错误，存储用于存储所述码字的所述存储器阵列的位置的地址；至少部分地基于存储所述地址，向主机装置指示存储在所述存储器阵列中的一或多个码字各自包括多个位错误，所述一或多个码字包括所述码字；以及至少部分地基于所述指示，从所述主机装置接收用于将第二码字写入到所述存储器阵列的所述地址的写入命令，所述第二码字与所述数据集相关联。
[0007]描述一种方法。所述方法可包含：在包括存储器阵列的存储器装置处从主机装置接收命令，所述命令包括所述存储器阵列的一组地址以及用于校正存储在所述一组地址处的码字的错误的程序的触发器；至少部分地基于所述命令，通过所述存储器装置发起所述程序；作为所述程序的部分，至少部分地基于接收到包括所述一组地址的所述命令，存取所述一组地址处的所述存储器阵列的位置；以及作为所述程序的部分，至少部分地基于所述存取，校正所述存储器阵列的所述位置中的一或多个处的码字。
[0008]描述一种方法。所述方法可包含：在包括存储器阵列的存储器装置处检测第一多个码字各自具有多个位错误，所述第一多个码字中的码字与存储在所述存储器阵列中的相应数据集相关联；至少部分地基于检测到所述第一多个码字各自具有所述多个位错误，存储对应于用于存储一组码字的所述存储器阵列的位置范围的地址范围，所述一组码字包括所述第一多个码字；至少部分地基于存储所述地址范围，向主机装置指示存储在所述存储器阵列中的至少一个码字包括多个位错误；以及至少部分地基于所述指示，从所述主机装置接收用于将第二多个码字写入到所述地址范围中的多个地址的一或多个写入命令，所述第二多个码字中的所述码字与所述相应数据集相关联。
附图说明
[0009]图1示出根据本文所公开的实例的支持存储器阵列错误校正的系统的实例。
[0010]图2示出根据本文所公开的实例的支持存储器阵列错误校正的子系统的实例。
[0011]图3和4示出根据本文所公开的实例的支持存储器阵列错误校正的多组实例操作。
[0012]图5示出根据本文所公开的实例的支持存储器阵列错误校正的存储器装置的框图。
[0013]图6到8示出根据本文所公开的实例的流程图，示出了支持存储器阵列错误校正的一或多种方法。
具体实施方式
[0014]数据保护技术可用于通过检测并且在一些实例中校正存储在存储器装置处的数据错误来防止发生错误。在一些实例中，数据保护技术校正从存储器装置输出的数据错误，但是不实际校正存储器装置中的错误。为了校正存储器装置中的错误，存储器装置可执行(例如，使用装备的数据保护电路系统)裸片级清理操作来校正在存储器装置检测到的一组地址处的错误。另外或替代地，为了校正存储器装置中的错误，系统级装置(例如，主机装置或模块存储器控制器)可执行(例如，使用装备的数据保护电路系统)系统级清理操作。系统级数据保护电路系统相对于裸片级数据保护电路系统可具有增强能力，例如能够防止发生比裸片级数据保护电路系统更高数量的错误。
[0015]如本文所描述，在读取操作期间使用裸片上数据保护组件校正经存取码字的错误的存储器装置(例如，存储器裸片)可能无法校正存储在存储器装置中的对应码字。并且，由存储器装置执行的裸片上清理操作可能间隔显著的持续时间(例如，24小时持续时间)。另外，裸片上数据保护组件可能无法校正码字中的超过一个错误，例如如果使用SECDED数据保护组件的话。因此，如果裸片上清理操作之间引入了额外错误(例如，由于中子撞击、缺陷、短路、干扰、辐射等)，那么存储在存储器装置处的可校正的码字的错误(例如，具有单位错误的码字)可能变成无法被裸片上数据保护组件校正(例如，变成具有多位错误的码字)。此外，在裸片上清理操作期间，裸片上数据保护组件可在尝试校正这些码字时将额外错误引入到具有多个错误的码字中，例如由于混叠。码字错误随时间推移而增加可以称为错误累积。
[0016]如本文所描述，具有多个位错误的码字可以通过系统级数据保护组件校正。但是，如果巡逻清理操作间隔显著的持续时间(例如，24小时持续时间)，那么码字的错误可累积，
使得码字错误无法再通过巡逻清理操作校正。此类错误累积可能很少发生(例如，每年或多年一次)，然而，对于某些应用(例如，服务器集群、超标量机等)，此类错误可能具有特别大的破坏性。例如，此类错误可能会导致系统完全重启(可能需要30分钟)，其中超标量机的目标可能是在一年中除30分钟(或更短)之外的所有时间内保持连续服务。
[0017]为了减少存储器模块中的错误数量并防止存储器模块中可校正错误变为不可校正错误，存储器模块中存储器装置处的寄存器可用于向执行巡逻清理操作的系统级组件指示相应存储器装置中损坏的码字的地址。另外或替代地，系统级装置可以识别存储器模块内容易发生错误的地址范围，并指示存储器模块处的存储器装置在所识别的地址空间处反复地执行裸片上清理操作。
[0018]本公开的特征首先在系统和子系统的上下文中描述。本公开的特征还在过程流的上下文中描述。本公开的这些和其它特征进一步由涉及存储器阵列错误校正的设备图和流程图示出，并参考所述设备图和流程图描述。
[0019]图1示出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，其包括：在包括存储器阵列的存储器装置处，检测码字具有多个位错误，所述码字与存储在所述存储器阵列中的数据集相关联；至少部分地基于检测到所述码字具有所述多个位错误，存储用于存储所述码字的所述存储器阵列的位置的地址；至少部分地基于存储所述地址，向主机装置指示存储在所述存储器阵列中的一或多个码字各自包括多个位错误，所述一或多个码字包括所述码字；以及至少部分地基于所述指示，从所述主机装置接收用于将第二码字写入到所述存储器阵列的所述地址的写入命令，所述第二码字与所述数据集相关联。2.根据权利要求1所述的方法，其进一步包括：接收包括所述地址的读取命令；至少部分地基于所述读取命令的所述地址，从所述存储器阵列中的所述位置检索所述码字；以及至少部分地基于检索所述码字，对所述码字执行数据保护操作，其中检测所述码字具有所述多个位错误至少部分地基于所述数据保护操作。3.根据权利要求1所述的方法，其进一步包括：至少部分地基于所述指示，从所述主机装置接收包括所述地址的读取命令；至少部分地基于接收到所述读取命令，将所述码字传输到所述主机装置。4.根据权利要求1所述的方法，其中存储所述地址包括：将所述地址写入到所述存储器装置的寄存器。5.根据权利要求4所述的方法，其进一步包括：至少部分地基于所述指示，从所述主机装置接收读取所述寄存器的请求；以及至少部分地基于接收到所述请求，向所述主机装置传输所述地址，其中接收所述写入命令至少部分地基于传输所述地址。6.根据权利要求4所述的方法，其进一步包括：检测第三码字具有第二多个位错误，所述第三码字与存储在所述存储器阵列中的第二数据集相关联；至少部分地基于检测到所述第三码字具有所述第二多个位错误，向所述寄存器写入用于存储所述第三码字的所述存储器阵列的第二位置的第二地址；至少部分地基于所述指示，从所述主机装置接收读取所述寄存器的请求；以及至少部分地基于接收到所述请求，向所述主机装置传输所述地址和所述第二地址，其中接收所述写入命令至少部分地基于传输所述地址和所述第二地址。7.根据权利要求1所述的方法，其中指示存储在所述存储器阵列中的所述一或多个码字分别包括多个位错误包括：将电压施加到与连接所述主机装置和所述存储器阵列的总线耦合的引脚，所述引脚配置成在读取操作期间空闲。8.根据权利要求7所述的方法，其中所述引脚是所述存储器装置的数据掩码引脚。9.一种方法，其包括：在包括存储器阵列的存储器装置处，从主机装置接收命令，所述命令包括所述存储器
阵列的一组地址及用于校正存储在所述一组地址处的码字的错误的程序的触发器；至少部分地基于所述命令，通过所述存储器装置发起所述程序；作为所述程序的部分，至少部分地基于接收到包括所述一组地址的所述命令，存取所述一组地址处的所述存储器阵列的位置；以及作为所述程序的部分，至少部分地基于所述存取，校正所述存储器阵列的一或多个所述位置处的码字。10.根据权利要求9所述的方法，其进一步包括：发起与校正存储在所述存储器阵列处的码字的错误相关联的第二程序；以及作为所述第二程序的部分，根据所述存储器阵列的地址序列，存取所述存储器阵列的地址处的所述存储器阵列的第二位置。11.根据权利要求10所述的方法，其中存取所述地址序列中的所述地址包括：至少部分地基于与所述第二程序相关联的计数器的值，存取对应于所述地址序列中的所述地址的所述存储器阵列的多个位置，其中所述计数器的值对应于所述地址序列中的相应地址，并且其中所述计数器在每次作为所述第二程序的部分而存取所述多个位置中的位置时递增。1...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：