具有用于行锤击缓解的快速随机行刷新的DRAM制造技术

提供标识标记命令的DRAM存储器控制器，该标记命令指向DRAM中的给定行。如果响应于标识到标记命令而满足阈值概率，则DRAM存储器控制器命令DRAM刷新DRAM中的相邻行。该相邻行可以与给定行或最近关闭的行相邻。与给定行或最近关闭的行相邻。与给定行或最近关闭的行相邻。

【技术实现步骤摘要】
【国外来华专利技术】具有用于行锤击缓解的快速随机行刷新的DRAM
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月17日提交的美国非临时专利申请号17/445,220和于2020年10月26日提交的美国临时专利申请号63/105,621的优先权和权益，由此通过引用将其中的每一个申请整体并入。


[0003]本申请涉及DRAM存储器控制器，并且更具体地涉及具有快速随机行刷新以缓解行锤击诱发的数据干扰的DRAM存储器控制器。

技术介绍

[0004]与静态随机存取存储器(SRAM)相比，动态随机存取存储器(DRAM)更密集，并且因此对于单位存储器存储来说更便宜。因此，诸如芯片上系统的现代集成电路通常包括DRAM存储器控制器，使得可以访问DRAM集成电路以用于数据存储。尽管DRAM因此是常见的存储器架构，但DRAM位单元并不像SRAM位单元那样稳健地存储数据。SRAM位单元使用一对交叉耦合的反相器来存储其位。交叉耦合的反相器被供电，并且因此可以被称为有源器件。但是DRAM位单元将其位存储为无源电容器上的电荷。电容器不断地泄漏电荷，使得D本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于动态随机存取存储器(DRAM)的存储器控制器，包括：逻辑电路，其被配置为标识指向所述DRAM中的给定行的标记命令；以及概率引擎，其被配置为响应于标识到所述标记命令而确定是否满足阈值概率；以及命令生成器，其被配置为响应于所述阈值概率的满足而命令所述DRAM刷新所述给定行之外的至少一行。2.根据权利要求1所述的存储器控制器，还包括：命令队列，其中所述逻辑电路还被配置为从呈现给所述命令队列的多个命令中标识所述标记命令。3.根据权利要求2所述的存储器控制器，还包括：仲裁器，其用于仲裁来自所述命令队列的命令。4.根据权利要求1所述的存储器控制器，其中所述至少一行包括一对行。5.根据权利要求4所述的存储器控制器，其中所述标记命令是对所述给定行预充电的命令，并且其中所述一对行是所述给定行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而断言所述标记命令中的刷新字段，以命令所述DRAM刷新所述一对相邻行。6.根据权利要求4所述的存储器控制器，其中所述标记命令是激活所述给定行的命令，并且其中所述一对行是所述给定行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而断言所述标记命令中的刷新字段，以命令所述DRAM刷新所述一对相邻行。7.根据权利要求4所述的存储器控制器，其中所述一对行是最近关闭的行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而发出刷新相邻行(RFN)命令以命令所述DRAM刷新所述一对相邻行。8.根据权利要求7所述的存储器控制器，其中所述RFN命令包括行地址字段。9.根据权利要求1所述的存储器控制器，其中所述DRAM中的所述给定行邻近第一相邻行并且邻近第二相邻行，并且其中所述概率引擎还被配置为响应于所述阈值概率的所述满足而命令只刷新所述第一相邻行或只刷新所述第二相邻行。10.根据权利要求9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的预充电命令，以命令只刷新所述第一相邻行或所述第二相邻行。11.根据权利要求9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的激活命令，以命令只刷新所述第一相邻行或所述第二相邻行。12.根据权利要求9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的刷新相邻行(RFN)命令，以命令只刷新所述第一相邻行或所述第二相邻行。13.根据权利要求12所述的存储器控制器，其中所述RFN命令包括具有所述给定行的地址的行地址字段。14.根据权利要求1所述的存储器控制器，其中所述标记命令是联合电子设备工程委员会(JEDEC)命令。15.一种用于DRAM存储器控制器的方法，包括：标识指向DRAM中的给定...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：