半导体存储器件和具有该半导体存储器件的存储系统技术方案

一种半导体存储器件包括：命令和地址生成器，被配置为对命令进行解码以生成激活命令，并且生成与激活命令一起施加的地址作为行地址；控制信号生成器，被配置为：响应于激活命令而生成根据随机序列而改变的序列数据，并且当序列数据等于先前存储的比较数据时生成随机选取信号；以及存储单元阵列，包括奇数页存储单元阵列和偶数页存储单元阵列，奇数页存储单元阵列包括多个第一存储单元，偶数页存储单元阵列包括多个第二存储单元，并且该存储单元阵列被配置为：当响应于激活命令而激活随机选取信号时，响应于行地址而对所选择的第一存储单元和所选择的第二存储单元同时执行激活操作和隐藏锤刷新操作。和隐藏锤刷新操作。和隐藏锤刷新操作。

【技术实现步骤摘要】
半导体存储器件和具有该半导体存储器件的存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月30日在韩国知识产权局递交的韩国专利申请第10
‑
2021
‑
0168245号的优先权，其全部公开内容通过引用合并于此。


[0003]一些示例实施例涉及一种半导体存储器件和/或具有该半导体存储器件的存储系统。

技术介绍

[0004]动态随机存取存储(DRAM)器件包括布置成多行的多个DRAM单元。DRAM器件在每个刷新周期执行正常刷新操作，以维持由多个行地址(多个行地址中的每一个)指定的多个行中的每一行的DRAM单元中存储的数据。此外，由于存储在与频繁访问的攻击行地址相邻的受害行地址的DRAM单元中的数据可能比存储在与正常访问的行地址相邻的DRAM单元中的数据丢失得更快，因此DRAM器件还可以对受害行地址的DRAM单元执行锤刷新操作。

技术实现思路

[0005]各种示例实施例提供了一种半导体存储器件和/或具有该半导体存储器件的存储系统，该半导体存储器件能够防止或降低攻击行地址的存储单元的数据由于对受害行地址的存储单元的锤刷新操作而丢失的可能性和/或影响。
[0006]各种示例实施例的目的不限于上述目的，本领域普通技术人员将根据本公开的以下描述清楚地理解其他未提及的目的。
[0007]根据一些示例实施例，一种半导体存储器件包括：命令和地址生成电路，被配置为：对命令进行解码以生成激活命令，并且生成与激活命令一起施加的地址作为行地址；控制信号生成电路，被配置为响应于激活命令而生成根据随机序列而改变的序列数据，并且该控制信号生成电路还被配置为响应于序列数据等于先前存储的比较数据而生成随机选取信号；以及存储单元阵列，包括奇数页存储单元阵列和偶数页存储单元阵列，奇数页存储单元阵列包括多个第一存储单元，偶数页存储单元阵列包括多个第二存储单元，并且存储单元阵列被配置为：响应于随机选取信号基于激活命令而被去激活，基于行地址，对奇数页存储单元阵列的所选择的页存储单元阵列中的所选择的第一存储单元或偶数页存储单元阵列的所选择的页存储单元阵列中的所选择的第二存储单元执行激活操作，或者存储单元阵列被配置为：响应于随机选取信号基于激活命令而被激活，基于行地址，对奇数页存储单元阵列的所选择的第一存储单元和偶数页存储单元阵列的所选择的第二存储单元同时执行激活操作和隐藏锤刷新操作。
[0008]根据一些示例实施例，一种半导体存储器件包括：命令和地址生成电路，被配置为：对命令进行解码以生成激活命令和刷新命令，并且生成与激活命令一起施加的地址作为行地址；控制信号生成电路，被配置为：响应于激活命令而生成根据随机序列而改变的序
列数据，并且响应于序列数据等于先前存储的比较数据而生成随机选取信号；锤刷新地址生成电路，被配置为：响应于激活命令而接收行地址，响应于相同的行地址被施加至少特定次数而将对应的行地址检测为攻击行地址，以及生成与攻击行地址相邻的至少一个受害行地址作为锤刷新行地址并生成锤刷新命令；正常刷新地址生成电路，被配置为响应于刷新命令而生成正常刷新行地址；选择电路，被配置为响应于锤刷新命令而选择锤刷新行地址并且响应于刷新命令而选择正常刷新行地址，以生成刷新行地址；行解码器电路，被配置为：响应于激活命令而对行地址进行解码并且响应于刷新命令或锤刷新命令而对刷新行地址进行解码，以生成多个主字线选择信号和多个选择信号；以及存储单元阵列，包括奇数页存储单元阵列和偶数页存储单元阵列，奇数页存储单元阵列包括多个第一存储单元，偶数页存储单元阵列包括多个第二存储单元，并且存储单元阵列被配置为：响应于页选择信号、多个主字线选择信号和多个选择信号并且基于随机选取信号响应于激活命令而被去激活，对奇数页存储单元阵列的所选择的页存储单元阵列中的所选择的第一存储单元或偶数页存储单元阵列的所选择的页存储单元阵列中的所选择的第二存储单元执行激活操作，或者存储单元阵列被配置为：响应于多个主字线选择信号和多个选择信号，对奇数页存储单元阵列的所选择的第一存储单元和偶数页存储单元阵列的所选择的第二存储单元同时执行激活操作和隐藏锤刷新操作，同时执行激活操作和隐藏锤刷新操作与页选择信号无关并且基于随机选取信号被激活，同时执行激活操作和隐藏锤刷新操作响应于激活命令。激活操作和隐藏锤刷新操作相同。
[0009]根据一些示例实施例，一种存储系统包括：控制器电路，被配置为接收命令和地址并且发送并接收数据；以及存储器，被配置为接收命令和地址并且发送并接收数据。该存储器包括：命令和地址生成电路，被配置为：对命令和地址中包括的命令进行解码以生成激活命令，并且生成命令和地址中包括的与激活命令一起施加的地址作为行地址；隐藏锤刷新控制信号生成器，被配置为：生成根据随机序列而改变的序列数据，并且当序列数据等于先前存储的比较数据时生成随机选取信号；以及存储单元阵列，包括奇数页存储单元阵列和偶数页存储单元阵列，奇数页存储单元阵列包括多个第一存储单元，偶数页存储单元阵列包括多个第二存储单元，并且该存储单元阵列被配置为：响应于随机选取信号基于激活命令而被去激活，基于行地址，对奇数页存储单元阵列的所选择的页存储单元阵列中的所选择的第一存储单元或偶数页存储单元阵列的所选择的页存储单元阵列中的所选择的第二存储单元执行激活操作，或者响应于随机选取信号基于激活命令而被激活，基于行地址，对奇数页存储单元阵列的所选择的第一存储单元和偶数页存储单元阵列的所选择的第二存储单元同时执行激活操作和隐藏锤刷新操作。激活操作和隐藏锤刷新操作相同。
附图说明
[0010]图1是示出根据本专利技术构思的示例实施例的半导体存储器件的框图。
[0011]图2是示出根据本专利技术构思的一些示例实施例的存储单元阵列的配置和布置的图。
[0012]图3是示出根据本专利技术构思的一些示例实施例的行解码器的配置的框图。
[0013]图4是示出根据本专利技术构思的一些示例实施例的子字线驱动块和连接块的配置的图。
[0014]图5是示出根据本专利技术构思的一些示例实施例的隐藏锤刷新控制信号生成器的配置的框图。
[0015]图6是示出根据本专利技术构思的一些示例实施例的伪随机数生成器的框图。
[0016]图7是示出根据本专利技术构思的一些示例实施例的从伪随机数生成器输出的序列数据的序列的图。
[0017]图8A、图8B和图8C是用于描述根据本专利技术构思的一些示例实施例的半导体存储器件的激活操作和隐藏锤刷新操作的图。
[0018]图9A和图9B是用于描述根据本专利技术构思的一些示例实施例的半导体存储器件的锤刷新操作的图。
[0019]图10是示出根据本专利技术构思的一些示例实施例的存储系统的框图。
具体实施方式
[0020]在下文中，将参考附图描述根据本专利技术构思的各种示例实施例的半导体存储器件和/或具有该半导体存储器件的存储系统。
[0021]图1是示出根据本专利技术构思的一些示例实施例的半导体存储器件的框图。半导体存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：命令和地址生成器，被配置为：对命令进行解码以生成激活命令，并且生成与所述激活命令一起施加的地址作为行地址；控制信号生成器，被配置为响应于所述激活命令而生成根据随机序列而改变的序列数据，并且所述控制信号生成器还被配置为响应于所述序列数据等于先前存储的比较数据而生成随机选取信号；以及存储单元阵列，包括奇数页存储单元阵列和偶数页存储单元阵列，所述奇数页存储单元阵列包括多个第一存储单元，所述偶数页存储单元阵列包括多个第二存储单元，所述存储单元阵列被配置为：响应于所述随机选取信号基于所述激活命令而被去激活，基于所述行地址，对所述奇数页存储单元阵列的所选择的页存储单元阵列中的所选择的第一存储单元或所述偶数页存储单元阵列的所选择的页存储单元阵列中的所选择的第二存储单元执行激活操作，或者所述存储单元阵列被配置为：响应于所述随机选取信号基于所述激活命令而被激活，基于所述行地址，对所述奇数页存储单元阵列的所选择的第一存储单元和所述偶数页存储单元阵列的所选择的第二存储单元同时执行所述激活操作和隐藏锤刷新操作。2.根据权利要求1所述的半导体存储器件，其中，所述行地址包括用于选择所述偶数页存储单元阵列和所述奇数页存储单元阵列的页选择信号，以及所述激活操作和所述隐藏锤刷新操作相同。3.根据权利要求2所述的半导体存储器件，其中，所述命令和地址生成器被配置为对所述命令进行解码并进一步生成刷新命令，其中，所述半导体存储器件还包括：锤刷新地址生成器，被配置为：响应于所述激活命令而接收所述行地址，响应于相同的行地址被施加至少特定次数而将对应的行地址检测为攻击行地址，以及生成与所述攻击行地址相邻的至少一个受害行地址作为锤刷新行地址以及锤刷新命令；正常刷新地址生成器，被配置为响应于所述刷新命令而生成正常刷新行地址；选择电路，被配置为：响应于所述锤刷新命令而选择所述锤刷新行地址或响应于所述刷新命令而选择所述正常刷新行地址，以生成刷新行地址；以及行解码器，被配置为：响应于所述激活命令而对所述行地址进行解码并且响应于所述刷新命令或所述锤刷新命令而对所述刷新行地址进行解码，以生成多个主字线选择信号和多个选择信号。4.根据权利要求1所述的半导体存储器件，其中，所述控制信号生成器包括：伪随机数生成器，被配置为响应于所述激活命令而执行线性反馈移位操作以生成根据所述随机序列而改变的所述序列数据；查找表，被配置为存储并输出所述序列数据中的至少一个作为所述比较数据；以及比较器，被配置为响应于所述序列数据等于所述比较数据而生成所述随机选取信号。5.根据权利要求4所述的半导体存储器件，其中，所述控制信号生成器还被配置为响应于所述序列数据的至少部分位和所述比较数据相同而生成所述随机选取信号。6.根据权利要求3所述的半导体存储器件，其中，所述存储单元阵列包括：多个存储单元阵列块；以及
多个读出放大块，布置在所述多个存储单元阵列块之间，以及其中，所述多个存储单元阵列块中的每一个包括：多个子存储单元阵列块；以及多个偶数子字线驱动块和多个奇数子字线驱动块，交替地布置在所述多个子存储单元阵列块之间，其中，所述多个读出放大块中的每一个包括：多个子读出放大块；以及多个连接块，布置在所述多个子读出放大块之间，以及其中，所述多个子存储单元阵列块中的布置在所述多个偶数子字线驱动块中的每一个的两侧的子存储单元阵列块被包括在所述偶数页存储单元阵列中，并且所述多个子存储单元阵列块中的布置在所述多个奇数子字线驱动块中的每一个的两侧的子存储单元阵列块被包括在所述奇数页存储单元阵列中。7.根据权利要求6所述的半导体存储器件，其中，所述多个存储单元阵列块中的每一个包括：多条主字线，与所述多个子存储单元阵列块交叉，其中，所述多个子存储单元阵列块中的每一个包括：多条子字线，与所述多条主字线中的每一条相对应，以及其中，所述多个读出放大块中的每一个包括：多条选择信号线，布置成与所述多个连接块交叉。8.根据权利要求7所述的半导体存储器件，其中，所述行地址包括第一行地址、第二行地址、第三行地址和第四行地址，以及其中，所述行解码器包括：选择器，被配置为：响应于所述激活命令而选择所述行地址并且响应于所述刷新命令或所述锤刷新命令而选择所述刷新行地址，以生成所述第一行地址至所述第四行地址；块选择信号生成器，被配置为：对所述第一行地址进行解码以生成用于选择所述多个存储单元阵列块的多个块选择信号；多个第一解码器，被配置为：响应于所述多个块选择信号中的至少一个块选择信号而对所述第一行地址进行解码，以生成用于选择所述多条主字线的多个主字线选择信号；以及多个第二解码器，被配置为：响应于所述多个块选择信号中的至少一个块选择信号而对所述第二行地址进行解码，以生成用于选择所述多条选择信号线的多个选择信号，以及其中，所述第四行地址为所述页选择信号。9.根据权利要求8所述的半导体存储器件，其中，所述多个连接块中的每一个包括：多个选择信号驱动器，被配置为：响应于所述随机选取信号和所述第四行地址而驱动所述多个选择信号，以生成多个子字线选择信号。10.根据权利要求9所述的半导体存储器件，其中，所述偶数子字线驱动块中的每一个包括：多个偶数子字线驱动器，被配置为：响应于所述多个主字线选择信号中的每一个以及所述多个子字线选择信号中的偶数子字线选择信号，选择在两侧的所述子存储单元阵列块
中的每一个的所述多条子字线中的偶数子字线，以及其中，所述奇数子字线驱动块中的每一个包括：多个奇数子字线驱动器，被配置为：响应于所述多个主字线选择信号中的每一个以及所述多个子字线选择信号中的奇数子字线选择信号，选择在两侧的所述子存储单元阵列块中的每一个的所述多条子字线中的奇数子字线。11.一种半导体存储器件，包括：命令和地址生成器，被配置为：对命令进行解码以生成激活命令和刷新命令，并且生成与所述激活命令一起施加的地址作为行地址；控制信号生成器，被配置为：响应于所述激活命令而生成根据随机序列而改变的序列数据，并且响应于所述序列数据等于先前存储的比较数据而生成随机选取信号；锤刷新地址生成器，被配置为：响应于所述激活命令而接收所述行地址，响应于相同的行地址被施加至少特定次数而将对应的行地址检测为攻击行地址，以及生成与所述攻击行地址相邻的至少一个受害行地址作为锤刷新行地址并生成锤刷新命令；正常刷新地址生成器，被配置为响应于所述刷新命令而生成正常刷新行地址；选择电路，被配置为：响应于所述锤刷新命令而选择所述锤刷新行地址并且响应于所述刷新命令而选择所述正常刷新行地址，以生成刷新行地址；行解码器，被配置为：响应于所述激活命令而对所述行地址进行解码并且响应于所述刷新命令或所述锤刷新命令而对所述刷新行地址进行解码，以生成多个主字线选择信号和多个选择信号；以及存储单元阵列，包括奇数页存储单元阵列和偶数页存储单元阵列，所述奇数页存储单元阵列包括多个第一存储单元，所述偶数页存储单元阵列包括多个第二存储单元，并且所述存储单元阵列被配置为：响应于页选择信号、所述多个主字线选择信号和所述多个选择信号并且基于所述随机选取信号响应于所述激活命令而被去激活，对所述奇数页存储单元阵列的所选择的页存储单元阵列中的所选择的第一存储单元或所述偶数页存储单元阵列的所选择的页存储单元阵列中的所选择的第二存储单元执行激活操作，或者所述存储单元阵列被配置为：响应于所述激活命令并且基于所述随机选取信号被激活，对所述奇数页存储单元阵列的所选择的第一存储单元和所述偶数页存储单元阵列的所选择的第二存储单元同时执行所述激活操作和隐藏锤刷新操作，同时执行所述激活操作和所述隐藏锤刷新操作与所述页选择信号无关，其中，所述激活操作和所述隐藏锤刷新操作相同。12.根据权利要求11所述的半导体存储器件，其中，所述控制信号生成器包括：伪随机数生成器，被配置为响应于所述激活命令而执行线性反馈移位操作以生成根据所述随机序列而改变的所述序列数据；查找表，被配置为存储并输出所述序列数据中的至少一个作为所述比较数据；以及比较器，被配置为当所述序列数据等于所述...

【专利技术属性】
技术研发人员：方钟敏，洪昇基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：