一种晶体管功率器件及其制备方法技术

本发明专利技术涉及一种晶体管功率器件及其制备方法，包括第一导电类型衬底，所述第一导电类型衬底的下表面设置有漏极金属，所述第一导电类型衬底的上表面设置有述第一导电类型外延层；所述第一导电类型外延层上表面自左至右依次间隔布置有第一栅极沟槽、第二栅极沟槽、第三栅极沟槽和第四栅极沟槽，所述第一栅极沟槽左半部分位于元胞区，所述第一栅极沟槽的右半部分位于终端区，所述第二栅极沟槽、第三栅极沟槽和第四栅极沟槽均位于终端区；在第二栅极沟槽与第三栅极沟槽之间，以及第三栅极沟槽与第四栅极沟槽之间注入第一导电类型掺杂区，避免接触孔的侧壁出现氧化层而对接触孔处形成欧姆接触的质量产生影响。欧姆接触的质量产生影响。欧姆接触的质量产生影响。

【技术实现步骤摘要】
一种晶体管功率器件及其制备方法


[0001]本专利技术涉及一种晶体管功率器件及其制备方法，属于半导体器件


技术介绍

[0002]屏蔽栅金属氧化物半导体场效应晶体管（Shielded Gate Trench Metal Oxide Semi Field Effect Transistor，缩写SGT
‑
MOSFET）功率器件在现有技术中已得到广泛的应用。同时，由于其输入电阻大、易于驱动、控制简单、频率特性高的优点，广泛应用于开关电源、汽车电子、马达驱动等各种领域。
[0003]申请号为CN202022224211.7的技术专利公开了一种抗EMI的SGT器件，包括第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽栅结构、位于第一导电类型的外延层侧面上方的沟槽源结构、位于沟槽源结构与第一导电类型的外延层之间的第一介质层及第一导电类型的重掺杂体区，以及位于沟槽栅结构的上方的第二介质层；所述沟槽栅结构包括栅极沟槽，以及位于栅极沟槽内的屏蔽栅极与多晶硅栅极；所述沟槽源结构包括源极沟槽，以及位于源极沟槽内的源极金属。该技术增大SGT源漏电容Cds，减少开关震荡，从而减少器件的电压震荡dv/dt失效可能性和EMI噪声；另外，还存在如下常见的SGT器件终端结构：如图27所示，为PB（P
‑
typebody，P型体区）普注的方式；如图28所示，为PB带光刻版注入的方式；但是，当第一介质层、第二介质层和第三介质层均为氧化层时，为了避免在源极金属所填充的接触孔（contact，简称CT）底部形成的氧化层（oxide）处击穿，接触孔底部形成的氧化层需要与多晶硅栅极（S
‑
poly）底部的氧化层厚度相当，而接触孔底部形成的氧化层不管是淀积还是热氧生长，都会使接触孔的侧壁出现氧化层，会对接触孔处形成欧姆接触的质量产生影响。
[0004]因此，需要有一种晶体管功率器件及其制备方法，避免对接触孔处形成欧姆接触的质量产生影响。

技术实现思路

[0005]本专利技术要解决的技术问题是：为了克服现有技术的不足，提供避免对接触孔处形成欧姆接触的质量产生影响的一种晶体管功率器件及其制备方法。
[0006]本专利技术解决上述问题所采用的技术方案为：一种晶体管功率器件，所述晶体管功率器件终端分为元胞区和终端区，包括第一导电类型衬底，所述第一导电类型衬底的下表面设置有漏极金属，所述第一导电类型衬底的上表面设置有述第一导电类型外延层；所述第一导电类型外延层上表面自左至右依次间隔布置有第一栅极沟槽、第二栅极沟槽、第三栅极沟槽和第四栅极沟槽，所述第一栅极沟槽左半部分位于元胞区，所述第一栅极沟槽的右半部分位于终端区，所述第二栅极沟槽、第三栅极沟槽和第四栅极沟槽均位
于终端区；所述第一栅极沟槽内上下间隔设置有第五栅极多晶硅和第一栅极多晶硅，所述第二栅极沟槽内设置有第二栅极多晶硅，所述第三栅极沟槽内设置有第三栅极多晶硅，所述第四栅极沟槽内设置有第四栅极多晶硅；所述第一导电类型外延层上表面设置有绝缘层，所述绝缘层填充至第一栅极沟槽、第二栅极沟槽、第三栅极沟槽和第四栅极沟槽内；所述第一导电类型外延层上表面设置有两个第二导电类型外延层，其中一个第二导电类型外延层位于第一栅极沟槽和第二栅极沟槽之间，另一个第二导电类型外延层位于第一栅极沟槽的远离第二栅极沟槽的一侧；左侧第二导电类型外延层表面和第一导电类型外延层上表面设置有第一导电类型掺杂区；所述第一导电类型外延层表面上的第一导电类型掺杂区设置有两个，其中一个第一导电类型掺杂区位于第二栅极沟槽和第三栅极沟槽之间，另一个第一导电类型掺杂区位于第四栅极沟槽和第三栅极沟槽之间；两个第二导电类型外延层中均设置有第二导电类型掺杂区，所述元胞区的第二导电类型掺杂区的上表面与第一导电类型掺杂区的下表面接触；所述绝缘层上表面设置有源极金属，所述第三栅极多晶硅和终端区的第二导电类型掺杂区均与源极金属相连，所述元胞区的第一导电类型掺杂区和元胞区的第二导电类型掺杂区均与源极金属相连。
[0007]作为优选，所述第一栅极沟槽和第二栅极沟槽具有相同结构，所述第三栅极沟槽和第四栅极沟槽具有相同结构。
[0008]作为优选，所述第二栅极沟槽的槽深小于第三栅极沟槽的槽深。
[0009]作为优选，所述绝缘层上表面内凹。
[0010]作为优选，所述内凹对应于第三栅极沟槽和终端区的两个第一导电类型掺杂区位置。
[0011]作为优选，对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。
[0012]作为优选，一种晶体管功率器件制备方法，包括如下步骤：步骤S1：提供第一导电类型衬底，在第一导电类型衬底上表面外延生长第一导电类型外延层，在第一导电类型衬底下表面设置漏极金属；步骤S2：形成栅极多晶硅；步骤S2.1：在第一导电类型外延层上表面进行氮化硅淀积，形成氮化硅层；步骤S2.2：通过光刻胶技术，选择性蚀刻氮化硅层；步骤S2.3：通过光刻胶技术，在第一导电类型外延层上表面的对应于氮化硅层蚀刻位置处蚀刻出栅极沟槽；所述栅极沟槽包括自左至右依次间隔布置的第一栅极沟槽、第二栅极沟槽、第三栅极沟槽和第四栅极沟槽，所述第一栅极沟槽左半部分位于元胞区，所述第一栅极沟槽的右半部分位于终端区，所述第二栅极沟槽、第三栅极沟槽和第四源极栅极均位于终端区，所述第一栅极沟槽和第二栅极沟槽具有相同结构，所述第三栅极沟槽和第四栅极沟槽具有相
同结构，所述第二栅极沟槽的槽深小于第三栅极沟槽的槽深；步骤S2.4：在栅极沟槽的侧壁和底部形成第一氧化层；步骤S2.5：去除表面氮化硅后，在栅极沟槽内和第一导电类型外延层上表面注入多晶硅；步骤S2.6：蚀刻去除第一导电类型外延层上表面的多晶硅；步骤S2.7：通过光刻技术对第一栅极沟槽内的栅极多晶硅和第一氧化层以及第二栅极沟槽内的栅极多晶硅和第一氧化层进行蚀刻，且蚀刻深度小于第一栅极沟槽的槽深；步骤S2.8：槽侧壁牺牲氧化；第一导电类型外延层上表面、栅极多晶硅上表面、经步骤S2.7处理的第一栅极沟槽内壁处和经步骤S2.7处理的第二栅极沟槽内壁处形成第二氧化层；步骤S3；在第一栅极沟槽内形成第五栅极多晶硅；步骤S4：形成第二导电类型外延层；步骤S4.1：通过光刻胶技术，在第一导电类型外延层表面推阱形成两个第二导电类型外延层，其中一个第二导电类型外延层位于第一栅极沟槽和第二栅极沟槽之间，另一个第二导电类型外延层位于第一栅极沟槽的远离第二栅极沟槽的一侧；步骤S4.2：分别在左侧第二导电类型外延层表面和第一导电类型外延层上表面形成第一导电类型掺杂区；第一导电类型外延层表面上的第一导电类型掺杂区设置有两个，其中一个第一导电类型掺杂区位于第二栅极沟槽和第三栅极沟槽之间，另一个第一导电类型掺杂区位于第二栅极沟槽和第三栅极沟槽之间；步骤S4.3：第一导电类型外延层上表面形成电介质层；步骤S4.4：通过光刻胶技术，电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管功率器件，其特征在于：所述晶体管功率器件终端分为元胞区（100）和终端区（200），包括第一导电类型衬底（1），所述第一导电类型衬底（1）的下表面设置有漏极金属（2），所述第一导电类型衬底（1）的上表面设置有述第一导电类型外延层（3）；所述第一导电类型外延层（3）上表面自左至右依次间隔布置有第一栅极沟槽（31）、第二栅极沟槽（32）、第三栅极沟槽（33）和第四栅极沟槽（34），所述第一栅极沟槽（31）左半部分位于元胞区（100），所述第一栅极沟槽（31）的右半部分位于终端区（200），所述第二栅极沟槽（32）、第三栅极沟槽（33）和第四栅极沟槽（34）均位于终端区（200）；所述第一栅极沟槽（31）内上下间隔设置有第五栅极多晶硅（39）和第一栅极多晶硅（35），所述第二栅极沟槽（32）内设置有第二栅极多晶硅（36），所述第三栅极沟槽（33）内设置有第三栅极多晶硅（37），所述第四栅极沟槽（34）内设置有第四栅极多晶硅（38）；所述第一导电类型外延层（3）上表面设置有绝缘层（4），所述绝缘层（4）填充至第一栅极沟槽（31）、第二栅极沟槽（32）、第三栅极沟槽（33）和第四栅极沟槽（34）内；所述第一导电类型外延层（3）上表面设置有两个第二导电类型外延层（5），其中一个第二导电类型外延层（5）位于第一栅极沟槽（31）和第二栅极沟槽（32）之间，另一个第二导电类型外延层（5）位于第一栅极沟槽（31）的远离第二栅极沟槽（32）的一侧；左侧第二导电类型外延层（5）表面和第一导电类型外延层（3）上表面设置有第一导电类型掺杂区（51）；所述第一导电类型外延层（3）表面上的第一导电类型掺杂区（51）设置有两个，其中一个第一导电类型掺杂区（51）位于第二栅极沟槽（32）和第三栅极沟槽（33）之间，另一个第一导电类型掺杂区（51）位于第四栅极沟槽（34）和第三栅极沟槽（33）之间；两个第二导电类型外延层（5）中均设置有第二导电类型掺杂区（52），所述元胞区（100）的第二导电类型掺杂区（52）的上表面与第一导电类型掺杂区（51）的下表面接触；所述绝缘层（4）上表面设置有源极金属（6），所述第三栅极多晶硅（37）和终端区（200）的第二导电类型掺杂区（52）均与源极金属（6）相连，所述元胞区（100）的第一导电类型掺杂区（51）和元胞区（100）的第二导电类型掺杂区（52）均与源极金属（6）相连。2.根据权利要求1所述的一种晶体管功率器件，其特征在于：所述第一栅极沟槽（31）和第二栅极沟槽（32）具有相同结构，所述第三栅极沟槽（33）和第四栅极沟槽（34）具有相同结构。3.根据权利要求2所述的一种晶体管功率器件，其特征在于：所述第二栅极沟槽（32）的槽深小于第三栅极沟槽（33）的槽深。4.根据权利要求1所述的一种晶体管功率器件，其特征在于：所述绝缘层（4）上表面内凹（11）。5.根据权利要求4所述的一种晶体管功率器件，其特征在于：所述内凹（11）对应于第三栅极沟槽（33）和终端区（200）的两个第一导电类型掺杂区（51）位置。6.根据权利要求1所述的一种晶体管功率器件，其特征在于：对于N型功率半导体器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型功率半导体器件，所述第一导电类型为P型，所述第二导电类型为N型。7.一种晶体管功率器件制备方法，其特征在于：包括如下步骤：步骤S1：提供第一导电类型衬底（1），在第一导电类型衬底（1）上表面外延生长第一导
电类型外延层（3），在第一导电类型衬底（1）下表面设置漏极金属（2）；步骤S2：形成栅极多晶硅（9）；步骤S2.1：在第一导电类型外延层（3）上表面进行氮化硅（7）淀积，形成氮化硅（7）层；步骤S2.2：通过光刻胶（8）技术，选择性蚀刻氮化硅（7）层；步骤S2.3：通过光刻胶（8）技术，在第一导电类型外延层（3）上表面的对应于氮化硅（7）层蚀刻位置处蚀刻出栅极沟槽；所述栅极沟槽包括自左至右依次间隔布置的第一栅极沟槽（31）、第二栅极沟槽（32）、第三栅极沟槽（33）和第四栅极沟槽（34），所述第一栅极沟槽（31）左半部分位于元胞区（100），所述第一栅极沟槽（31）的右半部分位于终端区（200），所述第二栅极沟槽（32）、第三栅极沟槽（33）和第四源极栅极均位于终端区（200）...

【专利技术属性】
技术研发人员：梁旦业，黄昊丹，顾炎，王玉真，
申请(专利权)人：无锡硅动力微电子股份有限公司，
类型：发明
国别省市：