用于防止静电的空白掩膜和光掩膜及其制造方法技术

本发明专利技术公开了一种用于防止静电的空白掩膜和光掩膜及其制造方法。一种空白掩膜及使用其制造的光掩膜包括：基板；以及遮光层，其中，遮光层包括存在于基板上的遮光膜和存在于遮光膜上的抗反射膜，遮光膜由以Cr或MoSi为主要成分的材料构成，并且主要成分的含量比构成为80％或更低，以增加电阻。以增加电阻。以增加电阻。

【技术实现步骤摘要】
用于防止静电的空白掩膜和光掩膜及其制造方法


[0001]本专利技术实施例涉及一种用于制造平板显示面板的空白掩膜和光掩膜及其制造方法，更具体地，涉及一种能够防止静电放电的空白掩膜和光掩膜及其制造方法。

技术介绍

[0002]一般而言，用于制造平板显示面板的光掩膜包括完全阻挡光的阻挡区域和100％透射光的透射区域。为了提高制造平板显示面板的生产效率，光掩膜的尺寸越来越大，而掩膜的图案越来越小。第八代光掩膜(1220*1400mm2)已被广泛使用，但现在正在使用第十代光掩膜(1620*1780mm2)。
[0003]随着光掩膜的尺寸变大，并且在光掩膜上实现的图案的尺寸变小，由静电放电引起的图案被损坏成为一个严重问题。在因静电放电而图案被损坏的光掩膜的情况下，由于它不能再用于光刻(photolithography)工艺，出现在重新制造期间生产工艺停止的严重问题。

技术实现思路

[0004]本专利技术实施例要解决的技术问题在于提供一种能够防止平板显示制造工艺中的静电放电的光掩膜和空白掩膜及其制造方法。
[0005]为了解决所述技术问题，根据本专利技术实施例的空白掩膜的一示例，其包括：基板；以及遮光层，其中，所述遮光层包括：存在于所述基板上的遮光膜；以及存在于所述遮光膜上的抗反射膜，所述遮光膜由以Cr或MoSi为主要成分的材料构成，并且所述主要成分的含量比构成为80％或更低，以增加电阻。
[0006]为了解决所述技术问题，根据本专利技术实施例的制造光掩膜的方法的一示例，其包括：在基板上形成遮光层，所述遮光层由以Cr或MoSi为主要成分的材料构成，并且所述主要成分的含量比构成为80％或更低，以增加电阻。
附图说明
[0007]图1为示出根据本专利技术实施例的光掩膜的一示例的图；
[0008]图2为示出根据本专利技术实施例的光掩膜的图案之间产生静电放电的概念的图；
[0009]图3为将图2的结构表示为等效电路的图；
[0010]图4为示出根据本专利技术实施例的用于防止静电的光掩膜的一示例的图；
[0011]图5为将图4的遮光层表示为等效电路的图；
[0012]图6为示出根据本专利技术实施例的提高功函数值以防止静电的光掩膜的表面处理方法的一示例的图；
[0013]图7为示出根据本专利技术实施例的用于防止静电的光掩膜的表面处理方法的另一示例的图；以及
[0014]图8为示出根据本专利技术实施例的用于防止静电的光掩膜的制造方法的一示例的
图。
具体实施方式
[0015]光掩膜的图案上的电压差是在光掩膜上产生静电放电的原因，主要由三个原因引起。一是对光掩膜的外部施加电场，二是从外部对光掩膜施加电荷，例如摩擦起电。三是由在光刻工艺中入射到光掩膜上的光引起的光电效应的起电。
[0016]作为防止光掩膜的静电的方法，有一种在光掩膜的遮光层和基板(例如，石英(Qz))之间沉积导电层(例如，ITO(Indium Tin Oxide，铟锡氧化物)薄膜)的方法。尽管可以通过沉积导电层来防止静电，但存在基板的透射率降低的问题，基板的透射率为光刻工艺中的重要值之一。一般而言，当光的波长减小时，存在透射率的降低幅度迅速增加的问题。如果透射率降低，则光刻工艺的生产效率受到抑制，因此作为防止静电的方法，额外地沉积导电层的方法受到限制。
[0017]作为防止静电的另一方法，有一种将等于或低于分辨率(resolution)的小图案连接图案和图案之间的方法。即使是等于或低于分辨率的小图案，在光刻工艺中，图案的痕迹残留，因此难以获得与原始图案相同的图案。此外，图案连接给设计阶段带来很大的负担。
[0018]作为防止静电的再一方法，有一种在光掩膜的遮光层上额外地涂覆非导电膜的方法。然而，在此情况下，不足之处在于，由于非导电膜的沉积会产生额外的成本，制造光掩膜的工艺变得复杂。此外，由于非导电膜只是防止由摩擦起电引起的静电的解决方法，适用于因除了摩擦起电之外的各种原因而产生的静电的光掩膜受到限制。
[0019]在下文中，将参照附图详细描述根据本专利技术实施例的用于防止静电的空白掩膜和光掩膜及其制造方法。
[0020]图1为示出根据本专利技术实施例的光掩膜的一示例的图。
[0021]参照图1，光掩膜包括基板100上的图案。图案可以大致分为A、B、C和D区域。A区域是转移到显示面板上的区域，被称为有效显示区域(active area)。B区域是设置遮光板的区域，以仅曝光A区域，并且存在遮光层110，被称为遮光板区域(blinder area)。C区域是去除遮光层110的区域，以去除外部产生的电影响，并且当在平面中查看光掩膜时，其为从四个侧面环绕遮光板区域B的形状。在FPD(Flat Panel Display,平板显示器)用光掩膜的情况下，C区域的宽度一般为数厘米(Cm)。D区域是光掩膜的外廓部分，并且存在光罩护膜(pellicle)120、用以使用光掩膜的对准键(alignment key)和为其他便利的图案。附接光罩护膜120的目的是为了在使用光掩膜时防止异物粘附到图案面。
[0022]从作为静电原因之一的摩擦起电方面来看，在D区域产生的用户接触和气流会导致摩擦起电。即使在D区域产生摩擦起电，并且累积电荷，也存在作为绝缘体区域的数Cm的C区域，因此不会影响A区域。因此，在存在C区域的光掩膜的情况下，不需要考虑由摩擦起电引起的静电放电问题。此外，在一般的无尘室(clean room)环境下，通过安装离子发生器(ionizer)来持续去除累积的电荷，因此在光掩膜的情况下，仅考虑由于从外部施加的电场和由入射到光掩膜上的光引起的光电效应引起的电荷累积所产生的静电放电。
[0023]图2为示出根据本专利技术实施例的光掩膜的图案之间产生静电放电的概念的图，图3为将其表示为等效电路的图。
[0024]在电气方面，有流向基板Qz表面的电流和流向空气的电流。流向空气的电流需要
使电子从金属表面逸出的电压(即，功函数(workfunction)，从电路的角度来看，可以被视为与具有V
th
值的二极管(diode)相同)。在该电压或更低的电压下，没有电流流动。逸出的电子被电场加速，并且在与空气分子碰撞的同时保持电流R
AIR
。此外，由于电极存在于光掩膜的图案的两端，形成了电容器(capacitor)。在图3的等效电路中，电流的最大值是在R
surface
值为0时，最小值是在R
surface
值为无穷大时。
[0025]当施加到并联的R
Air
和R
Ssurface
的电压V
Air_Surface
的值等于或高于将作为绝缘体的空气(air)变成导体的V
BreakDown
值时，会产生静电放电。当施加等于或高于V
BreakDown
的电压时，会有非常大量的电流瞬间通过空气流动，这会迅速提高光掩膜图案的温度并破坏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种空白掩膜，其特征在于，其包括：基板；以及遮光层，其中，所述遮光层包括：存在于所述基板上的遮光膜；以及存在于所述遮光膜上的抗反射膜，所述遮光膜由以Cr或MoSi为主要成分的材料构成，且所述主要成分的含量比构成为80％或更低，以增加电阻。2.如权利要求1所述的空白掩膜，其特征在于，所述遮光膜包括所述主要成分和O、N和C中的至少一种非金属材料，且所述非金属材料的总含量为20％或更高。3.如权利要求1所述的空白掩膜，其特征在于，为了增加功函数值，所述遮光层被氧化处理，或者在所述遮光层上进一步包括氧化物层。4.如权利要求1所述的空白掩膜，其特征在于，为了增加功函数值，所述遮光层包括8％或更多的N成分或2％或更多的C成分。5.一种使用根据权利要求1至4中任何一项所述的空白掩膜制造的光掩膜。6.如权利要求5所述的光掩膜，其特征在于，其进一步包括包含SiO或SiN的抗静电膜，以防止由存在于形成有图案的所述基板的表面上的残留离子引起的静电放电。7.如权利要求5所述的光掩膜，其特征在于，作为在图案形成后去除有机物的清洗工艺，执行DI
‑
O3清洗工艺或丙酮+甲醇清洗工艺。8.如权利要求5所述的光掩膜，其特征在于，所述遮光膜和所述抗反射膜由以MoSi为主要成分的材料构成，且在所述抗反射膜上进一步包括铬膜，以...

【专利技术属性】
技术研发人员：许翼范，金明用，崔相洙，
申请(专利权)人：福尼克斯天安株式会社，
类型：发明
国别省市：