【技术实现步骤摘要】
硬掩模结构及其应用于半导体结构的制备方法
[0001]本专利技术主张美国第17/547,564号及第17/547,430号专利申请案的优先权(即优先权日为“2021年12月10日”)，其内容以全文引用的方式并入本文中。
[0002]本公开涉及一种硬掩模结构，尤其涉及一种硬掩模结构及其应用于半导体结构的制备方法。
技术介绍
[0003]硬掩模结构被广泛用于形成半导体结构。半导体结构中的图案特征及线的摆动(wiggling)是不希望发生的，特别是对于半导体结构的特征尺寸缩小到100纳米以下的规模。因此，为了获得良好的特征及线条图案，需要解决摆动的问题。
[0004]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本专利技术的任一部分。
技术实现思路
[0005]本公开的一个实施例提供一种硬掩模结构。该硬掩模结构包括一第一可灰化硬掩模层、一第一抗反射涂层、以及一第二可灰化硬掩模层。该第一抗反射涂层设置在该第一可灰化硬掩模层上。该第二可灰化硬掩模层设置在该第一抗反射涂层上。该第一可灰化硬掩模层的一模数大于该第二可灰化硬掩模层的一模数。
[0006]本公开的另一个实施例提供一种半导体结构的制备方法。该制备方法包括：在一基底上形成一导电层，并在该导电层上形成一第一可灰化硬掩模层。该制备方法还包括在该第一可灰化硬掩模层上形成一第一抗反射涂层，并在该第一抗反射涂层上形成一第二可灰化硬掩模层，其...
【技术保护点】
【技术特征摘要】
1.一种硬掩模结构，包括：一第一可灰化硬掩模层；一第一抗反射涂层，设置在该第一可灰化硬掩模层上；以及一第二可灰化硬掩模层，设置在该第一抗反射涂层上，其中该第一可灰化硬掩模层的一模数大于该第二可灰化硬掩模层的一模数。2.如权利要求1所述的硬掩模结构，其中该第一可灰化硬掩模层的该模数大于130GPa。3.如权利要求1所述的硬掩模结构，其中该第一可灰化硬掩模层的一厚度大于该第二可灰化硬掩模层的一厚度。4.如权利要求1所述的硬掩模结构，其中该第一抗反射涂层包括：一第一抗反射层，设置在该第一可灰化硬掩模层上；以及一第二抗反射层，设置在该第一抗反射层上，其中该第一抗反射层和该第二抗反射层具有不同的硅氧比。5.如权利要求4所述的硬掩模结构，其中该第一抗反射层是一富氧氮氧化硅层，而该第二抗反射层是一富硅氮氧化硅层。6.如权利要求5所述的硬掩模结构，其中该第二抗反射层的一厚度小于该第一抗反射层的一厚度。7.如权利要求1所述的硬掩模结构，还包括：一第二抗反射涂层，设置在该第二可灰化硬掩模层上。8.如权利要求7所述的硬掩模结构，其中该第二抗反射涂层是一富氧氮氧化硅层。9.如权利要求1所述的硬掩模结构，还包括：一光刻胶层，设置在该第二可灰化硬掩模层上。10.如权利要求1所述的硬掩模结构，其中该硬掩模结构不含一非晶硅层。11.一种半导体结构的制备方法，包括：在一基底上形成一导电层；在该导电层上形成一第一层可灰化硬掩模层；在第一可灰化硬掩模层上形成一第一抗反射涂层；在该第一抗反射涂层上形成一第二可灰化硬掩模层，其中该第一可灰化硬掩模层的一模数大于该第二可灰化硬掩模层的一模数；蚀刻该第一可灰化硬掩模层、该第一抗反射涂层和该第二可灰化硬掩模层，以将一第一图案至少转移到该第一可灰化硬掩模层上；以及根据该第一可灰化硬掩模层蚀刻该导电层，以形成一图案化导电层。12.如权利要求11所述的半导体结构的制备方法，其中形成该第一抗反射涂层包括：在该第一可灰化硬掩模层上形成一第一抗反射层；以及在该第一抗反射层上形成一第二抗反射层，其中该第一抗反射层和该第二抗反射层由一无机材料组成，具有不同的一硅氧比。13.如权利要求12所述的半导体结构的制备方法，其中该第一抗反射层的厚度和该第二抗反射层的一厚度之和等于或小于40nm。14.如权利要求12所述的半导体结构的制备方法，其中蚀刻该第一抗反射涂层包括：使用一含卤素的蚀刻剂蚀刻该第一抗反射层和该第二抗反射层。
15.如权利要求11所述的半导体结构的制备方法，其中蚀刻该第二可灰化硬掩模层包括：将一第二图案转移到该第二可灰化硬掩模层，其中该第二可灰化硬掩模层的该第二图案的一间距大于该第一可灰化硬掩模层的该第一图案的一间距。16.如权利要求15所述的半导体结构的制备方法，还包括：在该...
【专利技术属性】
技术研发人员：方伟权，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。