一种用于嵌入芯片结构的多层PCB板Cavity制作方法技术

本发明专利技术公开了一种用于嵌入芯片结构的多层PCB板Cavity制作方法，首先，在L3层上根据Cavity区域设计要求，设置对应的底部铜层，铺设压合L2层，通过线路图形转移在L2层对应Cavity区域刻蚀铜窗，铺设压合L1层，通过线路图形转移在L1层板面对应Cavity区域蚀刻出铜窗，通过激光钻孔开槽工艺实现Cavity制作，激光钻孔从L1层向下开槽，其深度刚好接触到L3层的铜层，通过等离子设备（Plasma）将Cavity底部L3层铜层上的残胶去除，使用水平除胶线对L3层铜层进行二次除胶，并清洗Cavity底部残屑，使用挡点印刷工艺，完成阻焊制作，避免Cavity区域进入油墨，对L3层铜层进行镍钯金表面处理，完成制作。完成制作。完成制作。

【技术实现步骤摘要】
一种用于嵌入芯片结构的多层PCB板Cavity制作方法


[0001]本专利技术属于PCB（PrintedCircuitBoard印制电路板）设计及加工
，特别涉及一种用于嵌入芯片结构的多层PCB板Cavity制作方法。

技术介绍

[0002]随着电子产品朝着更轻、更小、更薄、功能性更强的方向发展，传统PCB板面上嵌入芯片（Stackeddie）工艺逐渐向适用于嵌入芯片结构PCBCavity制作工艺发展；嵌入芯片技术实现小型化、轻薄化及多功能化，是达到更高封装密度、高速互联及多功能集成的重要手段；Cavity设计满足引线键合（wirebonding、WB）和倒装焊（flipchip、FC）两种方式实现嵌入芯片与基板的互联，并将芯片埋入Cavity基板；部分客户要求该Cavity区域要在内壁上设计无铜，在底部设计有铜，并进行镍钯金处理，以满足嵌入芯片WB要求及产品平整度要求。
[0003]目前业界大多使用机械成型定深开槽的方法制作Cavity，但是机械成型精度较差，制作出的Cavity精度不够存在位置偏差，且定深容易伤到底部铜层造成镍钯金后底部不平整；因此，有必要提供一种新的技术方案来解决嵌入芯片结构的多层PCB板Cavity制作问题。

技术实现思路

[0004]本专利技术的目的，在于提供一种用于嵌入芯片结构的多层PCB板的Cavity制作方法，能够提升Cavity的位置精度，实现深度控制，且优化制作流程，提升产品的品质。
[0005]为了达成上述目的，本专利技术的解决方案是：一种用于嵌入芯片结构的多层PCB板Cavity制作方法，首先，在L3层上根据Cavity区域设计要求，设置对应的底部铜层，铺设压合L2层，通过线路图形转移在L2层对应Cavity区域刻蚀铜窗，铺设压合L1层，随后包括如下具体步骤：步骤1：通过线路图形转移在L1层板面对应Cavity区域蚀刻出铜窗；步骤2：通过激光钻孔开槽工艺实现Cavity制作，激光钻孔从L1层向下开槽，其深度刚好接触到L3层的铜层；步骤3：通过等离子设备（Plasma）将Cavity底部L3层铜层上的残胶去除；步骤4：使用水平除胶线对L3层铜层进行二次除胶，并清洗Cavity底部残屑；步骤5：使用挡点印刷工艺，完成阻焊制作，避免Cavity区域进入油墨；步骤6：对L3层铜层进行镍钯金表面处理，完成制作。
[0006]作为本专利技术的优选技术方案，进一步的：前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤1中，采用减成法工艺，依次通过前处理、贴膜、曝光、显影、蚀刻及去膜工艺，将L1层板面对应Cavity区域蚀刻出铜窗。
[0007]前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤2中，采用CO2激光成槽工
艺将L1至L3层间的介质层烧蚀掉，形成凹腔，凹腔深度为L1层至L3层高度，确保L3铜层完整性。
[0008]前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤2中，CO2激光成槽工艺的程式设计具体为：1）紧挨着Cavity边缘在Cavity全区域按孔中心距80um交错添加直径100um镭射孔；2）两排孔交错排列造成边沿加工不到的区域补充镭射孔；3）再沿Cavity边缘按孔中心距50um交错添加一圈直径101um镭射孔。
[0009]前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤3中，使用等离子设备（Plasma）将Cavity底部L3铜层上激光钻烧蚀后的残胶去除。
[0010]前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤4中，使用水平化学除胶线进行二次除胶并清洗Cavity底部残屑时有Cavity设计的面次需朝下放板。
[0011]前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤5中，阻焊制作采用图形转移工艺，依次通过前处理、挡点网丝印、预烤、曝光、显影、后烤流程实现。
[0012]前述的嵌入芯片结构的多层PCB板Cavity制作方法，步骤6中，镍钯金处理满足WB要求，L3底部铜层镍钯金处理后平整度更佳。
[0013]前述的嵌入芯片结构的多层PCB板Cavity制作方法，L2层对应Cavity区域刻蚀铜窗时，设计铜窗各边相较L3层上的Cavity区域各外扩H2，设计L1层对应Cavity区域刻蚀铜窗时，铜窗各边相较L3层上的Cavity区域各外扩H1。
[0014]本专利技术与现有技术相比，具有如下有益效果：（1）本专利技术提供的用于嵌入芯片结构的多层PCB板Cavity制作方法，采用线路图形转移开铜窗，将L1层、L2层的铜蚀刻掉，以便从L1到L3层之间激光制作Cavity；（2）本专利技术提供的用于嵌入芯片结构的多层PCB板Cavity制作方法，使用CO2激光成凹槽方式将L1
‑
L3层间的介质层烧蚀掉，形成Cavity，激光对位精度高于机械成型精度；（3）本专利技术提供的用于嵌入芯片结构的多层PCB板Cavity制作方法，使用CO2激光成凹槽方法有利于控制Cavity深度，不会伤到L3铜层，保证了Cavity底部平整度；（4）本专利技术提供的用于嵌入芯片结构的多层PCB板Cavity制作方法，在兼顾Cavity区域的边缘平整度，即产品质量的同时，其生产效率大幅提高，极大地提升了总产能和产值。
附图说明
[0015]图1为多层PCB板L1层铜窗刻蚀后的横截面示意图；图2为多层PCB板激光钻孔开槽后的横截面示意图；图3为制作完成的多层PCB板Cavity横截面示意图；图4为CO2激光成凹槽程式设计示意图；图5为CO2激光成凹槽边缘程式设计示意图。
具体实施方式
[0016]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终
相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0017]在本实施例的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”、“L1”、“L2”、“L3”、“BOT”、“TOP”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实施例和简化描述，而不是指示或暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实施例的限制。在本实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0018]在本实施例中，除非另有明确的规定和限定，一些数据只用于更清晰的说明此专利实施，方便理解阅读；本实施例的具体实施例中以10层3阶HDI产品为例，其Cavity设计为L1
‑
L3层，不可理解为本专利的限制。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实施例中的具体含义。
[0019]如图1
‑
图3所示，本实施例提供了一种用于嵌入芯片结构的多层PCB板Cavity制作方法，以10层3阶HDI产品为例，Cavity区域的俯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于嵌入芯片结构的多层PCB板Cavity制作方法，其特征在于，首先，在L3层上根据Cavity区域设计要求，设置对应的底部铜层，铺设压合L2层，通过线路图形转移在L2层对应Cavity区域刻蚀铜窗，铺设压合L1层，随后包括如下具体步骤：步骤1：通过线路图形转移在L1层板面对应Cavity区域蚀刻出铜窗；步骤2：通过激光钻孔开槽工艺实现Cavity制作，激光钻孔从L1层向下开槽，其深度刚好接触到L3层的铜层；步骤3：通过等离子设备（Plasma）将Cavity底部L3层铜层上的残胶去除；步骤4：使用水平除胶线对L3层铜层进行二次除胶，并清洗Cavity底部残屑；步骤5：使用挡点印刷工艺，完成阻焊制作，避免Cavity区域进入油墨；步骤6：对L3层铜层进行镍钯金表面处理，完成制作。2.根据权利要求1所述的嵌入芯片结构的多层PCB板Cavity制作方法，其特征在于，所述步骤1中，采用减成法工艺，依次通过前处理、贴膜、曝光、显影、蚀刻及去膜工艺，将L1层板面对应Cavity区域蚀刻出铜窗。3.根据权利要求1所述的嵌入芯片结构的多层PCB板Cavity制作方法，其特征在于，所述步骤2中，采用CO2激光成槽工艺将L1至L3层间的介质层烧蚀掉，形成凹腔，凹腔深度为L1层至L3层高度，确保L3铜层完整性。4.根据权利要求1所述的嵌入芯片结构的多层PCB板Cavity制作方法，其特征在于，所述步骤2中，CO2激光成槽工艺的程式...

【专利技术属性】
技术研发人员：毛永胜，孙炳合，覃新，张健，高飞，
申请(专利权)人：江苏博敏电子有限公司，
类型：发明
国别省市：