时钟信号控制电路、斩波器的驱动电路和斩波器制造技术

本申请涉及一种时钟信号控制电路、斩波器的驱动电路和斩波器。该时钟信号控制电路包括：输入电路，用于接收差分时钟信号，并对接收的差分时钟信号进行预处理；缓冲电路，与输入电路的输出端连接，用于对预处理后的差分时钟信号进行缓冲处理；控制电路，与缓冲电路的输出端连接，用于根据缓冲处理后的差分时钟信号的占空比生成电压信号；调节电路，分别与控制电路、输入电路的输出端连接，用于根据电压信号将输入电路输出的差分时钟信号的占空比调至50%，能够输出稳定且精确的具有50%占空比的差分时钟信号，能够为斩波器提供准确的50%占空比的时钟信号，可以有效去除应用在模数转换器中时产生的1/f噪声。器中时产生的1/f噪声。器中时产生的1/f噪声。

【技术实现步骤摘要】
时钟信号控制电路、斩波器的驱动电路和斩波器


[0001]本申请涉及集成电路
，特别是涉及一种时钟信号控制电路、斩波器的驱动电路和斩波器。

技术介绍

[0002]模数转换器可以将一个输入电压信号转换为一个输出的数字信号，以便在模拟系统中使用。模数转换器在通信、测量、控制、信号处理和计算机系统等领域的应用都十分广泛。目前，模数转换器的带宽越来越高，产生的噪声也就越显著。其中，1/f噪声成为在几十到几百MHz带宽的主要噪声贡献，需要对高带宽的模数转换器进行1/f噪声的去除。
[0003]目前，对模数转换器进行1/f噪声去除的方法是通过斩波器在放大器的高阻输出节点进行斩波，但是此种方式无法消除模数转换器工作在高频态时产生的1/f噪声。

技术实现思路

[0004]基于此，有必要提供一种能够为斩波器提供准确的50%占空比的时钟信号，可以有效去除应用在模数转换器中时产生的1/f噪声的一种时钟信号控制电路、斩波器的驱动电路和斩波器。
[0005]本申请提供了一种时钟信号控制电路，包括：输入电路，用于接收差分时钟信号，并对接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号控制电路，其特征在于，包括：输入电路，用于接收差分时钟信号，并对接收的所述差分时钟信号进行预处理；缓冲电路，与所述输入电路的输出端连接，用于对预处理后的差分时钟信号进行缓冲处理；控制电路，与所述缓冲电路的输出端连接，用于根据缓冲处理后的差分时钟信号的占空比生成电压信号；调节电路，分别与所述控制电路、所述输入电路的输出端连接，用于根据所述电压信号将所述输入电路输出的差分时钟信号的占空比调至50%。2.根据权利要求1所述的时钟信号控制电路，其特征在于，所述差分时钟信号包括第一时钟信号和第二时钟信号，所述缓冲电路包括第一输出端和第二输出端，所述第一输出端用于输出缓冲处理后的第一时钟信号，所述第二输出端用于输出缓冲处理后的第二时钟信号；其中，所述控制电路包括：积分单元，所述积分单元的第一输入端与所述缓冲电路的第一输出端连接，所述积分单元的第二输入端与所述缓冲电路的第二输出端连接，所述积分单元用于对所述缓冲处理后的第一时钟信号和第二时钟信号的占空比分别进行积分处理，以分别输出第一电压信号和第二电压信号，其中，所述电压信号包括所述第一电压信号和所述第二电压信号。3.根据权利要求2所述的时钟信号控制电路，其特征在于，所述积分单元包括：运算放大器、第一电容、第二电容、第一电阻、第二电阻，其中，所述运算放大器的正向输入端经第一电阻与所述缓冲电路的第一输出端连接，所述运算放大器的负向输入端经第二电阻与所述缓冲电路的第二输出端连接；所述第一电容的第一端与所述运算放大器的负向输入端连接，所述第一电容的第二端与所述运算放大器的正向输出端连接；所述第二电容的第一端与所述运算放大器的正向输入端连接，所述第二电容的第二端与所述运算放大器的负向输出端连接。4.根据权利要求3所述的时钟信号控制电路，其特征在于，所述控制电路还包括：第三电容，所述第三电容的第一端与所述运算放大器的正向输出端连接，所述第三电容的第二端接地；第四电容，所述第四电容的第一端与所述运算放大器的负向输出端连接，所述第四电容的第二端接地。5.根据权利要求3...

【专利技术属性】
技术研发人员：李鹏，田兵，吕前程，林跃欢，王志明，谭泽杰，樊小鹏，刘仲，韦杰，尹旭，徐振恒，李立浧，刘胜荣，骆柏锋，张佳明，
申请(专利权)人：南方电网数字电网研究院有限公司，
类型：发明
国别省市：