一种用于窗口电压类型的双冗余离散量采集电路制造技术

本实用新型专利技术公开了一种用于窗口电压类型的双冗余离散量采集电路，包括：滤波电路，用于对外部输入的离散量信号进行滤波；第一阈值检测电路和第二阈值检测电路，输入端与滤波电路的输出端连接，在检测到滤波后的离散量信号处于阈值范围时输出高电平，否则，输出低电平，阈值范围为窗口电压范围；逻辑与门电路，输入端与两阈值检测电路的输出端连接；隔离电路，输入端与逻辑与门电路的输出端连接，用于将逻辑与门电路的输出信号与FPGA芯片进行隔离保护；FPGA芯片，用于采集逻辑与门电路的输出信号并存储。该电路支持窗口电压类型的离散量信号采集，具有高稳定性和可靠性，并能够快速定位电路中出现的问题，便于维护。便于维护。便于维护。

【技术实现步骤摘要】
一种用于窗口电压类型的双冗余离散量采集电路


[0001]本技术属于离散量采集
，具体涉及一种用于窗口电压类型的双冗余离散量采集电路。

技术介绍

[0002]随着飞机飞行高度、速度、机动性的不断提高，外界工作条件的变化也越来越复杂，这不仅增加了机载系统的复杂性，而且对机载产品可靠性也提出了更高要求。机载产品中的多种设备，比如计算机产品，包括飞控计算机、飞管计算机等都大量使用了离散量信号，在飞机中用于各机电子系统开关状态控制。如果离散量信号采集出现异常，则会大大影响到飞机的性能甚至是飞行安全。机载设备中离散量信号通常有：“地/开”、“电压/地”、“电压/开”几种类型。
[0003]现有技术中存在的离散量采集电路，多用于“28V/开”、“地/开”、“28V/地”、“15V/开”等多种离散量采集，为单一电压门限阈值判定，无法满足窗口电压类型离散量信号采集需求，比如
“±
3.5V/开”类型窗口电压等。且现有技术中为单链路离散量信号采集，容易受信号波动影响产生误判，存在可靠性不足的问题。

技术实现思路

[0004]本技术的目的在于针对上述问题，提出一种用于窗口电压类型的双冗余离散量采集电路，支持窗口电压类型的离散量采集，稳定性和可靠性高。
[0005]为实现上述目的，本技术所采取的技术方案为：
[0006]本技术提出的一种用于窗口电压类型的双冗余离散量采集电路，包括滤波电路、第一阈值检测电路、第二阈值检测电路、逻辑与门电路、隔离电路和FPGA芯片，其中：
[0007]滤波电路，用于对外部输入的离散量信号进行滤波；
[0008]各阈值检测电路，输入端与滤波电路的输出端连接，在检测到滤波后的离散量信号处于阈值范围时输出高电平，否则，输出低电平，阈值范围为窗口电压范围；
[0009]逻辑与门电路，输入端与第一阈值检测电路和第二阈值检测电路的输出端连接；
[0010]隔离电路，输入端与逻辑与门电路的输出端连接，用于将逻辑与门电路的输出信号与FPGA芯片进行隔离保护；
[0011]FPGA芯片，用于采集逻辑与门电路的输出信号并存储。
[0012]优选地，FPGA芯片还通过串行总线与外部主板连接。
[0013]优选地，用于窗口电压类型的双冗余离散量采集电路还包括自测试电路，自测试电路包括电容C1、电容C2、电容C3、电阻R1、电阻R2、电阻R4、电阻R5、电阻R6、N/P沟道双路MOS管V1、第二光耦N1和二极管V2，N/P沟道双路MOS管V1的NMOS管源极接地，NMOS管栅极与FPGA芯片连接并通过电容C3接地，PMOS管漏极通过并联的电阻R1和电阻R2与第二光耦N1的阳极连接，PMOS管源极接+12V电压并通过电容C1接地，PMOS管栅极依次通过电阻R4和电阻R5接+12V电压，NMOS管漏极通过电阻R6与电阻R4和电阻R5的公共端连接，第二光耦N1的阴
极和发射极均接地，集电极与二极管V2的阴极连接，二极管V2的阳极与滤波电路的输入端连接，电容C2的两端分别与第二光耦N1的阳极和阴极连接。
[0014]优选地，N/P沟道双路MOS管V1的选型为Si1553CDL
‑
T1
‑
GE3。
[0015]优选地，隔离电路采用第一光耦。
[0016]优选地，各光耦的选型为EL816S1D。
[0017]优选地，滤波电路为RC电路。
[0018]优选地，FPGA芯片选型为JFM7K325T8。
[0019]优选地，窗口电压的类型为
±
3.5V/开。
[0020]优选地，阈值检测电路为比较器电路。
[0021]与现有技术相比，本技术的有益效果为：
[0022]1)本申请通过双通道冗余采集的方式提升了离散量采集电路的稳定性和可靠性，并支持窗口电压类型的离散量采集，满足预设阈值的窗口电压类型下离散量采集需求；
[0023]2)采用比较器电路和光耦隔离的方式，由FPGA芯片进行离散量信号采集存储，电路稳定性好，简单易实现；
[0024]3)具有电路自检功能，能够快速定位电路中出现的问题，提高维修效率。
附图说明
[0025]图1为本技术用于窗口电压类型的双冗余离散量采集电路的电路框图；
[0026]图2为本技术自测试电路的电路图。
具体实施方式
[0027]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0028]需要说明的是，当组件被称为与另一个组件“连接”时，它可以直接与另一个组件连接或者也可以存在居中的组件。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是在于限制本申请。
[0029]如图1
‑
2所示，一种用于窗口电压类型的双冗余离散量采集电路，包括滤波电路、第一阈值检测电路、第二阈值检测电路、逻辑与门电路、隔离电路和FPGA芯片，其中：
[0030]滤波电路，用于对外部输入的离散量信号进行滤波；
[0031]各阈值检测电路，输入端与滤波电路的输出端连接，在检测到滤波后的离散量信号处于阈值范围时输出高电平，否则，输出低电平，阈值范围为窗口电压范围；
[0032]逻辑与门电路，输入端与第一阈值检测电路和第二阈值检测电路的输出端连接；
[0033]隔离电路，输入端与逻辑与门电路的输出端连接，用于将逻辑与门电路的输出信号与FPGA芯片进行隔离保护；
[0034]FPGA芯片，用于采集逻辑与门电路的输出信号并存储。
[0035]其中，通过滤波电路以提高抗干扰能力，对所有外部输入的离散量信号进行一阶
滤波保护，以便消除瞬态脉冲可能造成的状态改变。第一阈值检测电路和第二阈值检测电路可实现对滤波后的离散量信号进行电压检测，如实现
“±
3.5V/开”的窗口电压类型检测，即阈值设为
±
3.5V，当外部输入在
±
3.5V之间时，阈值检测电路输出逻辑1，外部输入在其他范围时，阈值检测电路输出逻辑0。两阈值检测电路互为冗余，输出结果经过“逻辑与”后输出到后级，采用双冗余设计提供高可靠的阈值检测能力。需要说明的是，阈值范围可根据实际需求进行调整。隔离电路将逻辑与门电路的输出信号与FPGA芯片实现隔离，提高对后级电路的保护能力。FPGA芯片通过访问IO信号状态完成对逻辑与门电路的输出信号的采集并存储。
[0036]在一实施例中，隔离电路采用第一光耦。
[0037]在一实施例中，各光耦的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于窗口电压类型的双冗余离散量采集电路，其特征在于：所述用于窗口电压类型的双冗余离散量采集电路包括滤波电路、第一阈值检测电路、第二阈值检测电路、逻辑与门电路、隔离电路和FPGA芯片，其中：所述滤波电路，用于对外部输入的离散量信号进行滤波；各所述阈值检测电路，输入端与所述滤波电路的输出端连接，在检测到滤波后的离散量信号处于阈值范围时输出高电平，否则，输出低电平，所述阈值范围为窗口电压范围；所述逻辑与门电路，输入端与所述第一阈值检测电路和第二阈值检测电路的输出端连接；所述隔离电路，输入端与所述逻辑与门电路的输出端连接，用于将所述逻辑与门电路的输出信号与所述FPGA芯片进行隔离保护；所述FPGA芯片，用于采集所述逻辑与门电路的输出信号并存储。2.如权利要求1所述的用于窗口电压类型的双冗余离散量采集电路，其特征在于：所述FPGA芯片还通过串行总线与外部主板连接。3.如权利要求2所述的用于窗口电压类型的双冗余离散量采集电路，其特征在于：所述用于窗口电压类型的双冗余离散量采集电路还包括自测试电路，所述自测试电路包括电容C1、电容C2、电容C3、电阻R1、电阻R2、电阻R4、电阻R5、电阻R6、N/P沟道双路MOS管V1、第二光耦N1和二极管V2，所述N/P沟道双路MOS管V1的NMOS管源极接地，NMOS管栅极与所述FPGA芯片连接并通过所述电容C3接地，PMOS管漏极通过并联的所述电阻R1和电阻R2与所述第二光耦N1的阳极连接，PMOS管源极接...

【专利技术属性】
技术研发人员：张忠军，楼刚刚，赵世俊，李宏达，张泽民，
申请(专利权)人：中国电子科技集团公司第五十二研究所，
类型：新型
国别省市：