耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法技术

一种耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法，包含：提供基板；形成半导体层于基板上；形成多个绝缘区于半导体层上；形成N型阱区于耗尽型高压NMOS元件区中；形成高压P型阱区于半导体层中，其中N型阱区与高压P型阱区于通道方向上连接；于N型阱区与高压P型阱区形成之后，形成氧化层于半导体层上；于氧化层形成之后，形成低压P型阱区于半导体层中的耗尽型低压NMOS元件区中；形成低压P型阱区；以及形成N型高压通道区与N型低压通道区，以使耗尽型高压NMOS元件与耗尽型低压NMOS元件于各自的栅极

【技术实现步骤摘要】
耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法


[0001]本专利技术涉及一种耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法，特别涉及一种耗尽型高压NMOS元件与耗尽型低压NMOS元件于各自的栅极
‑
源极电压为零时导通的耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法。

技术介绍

[0002]典型的耗尽型低压NMOS元件制造方法中，在形成低压阱区之前，形成牺牲氧化层用以作为形成低压阱区的离子注入工艺步骤中，离子注入的阻挡层，以避免半导体层本身直接遭受离子轰击而产生缺陷。
[0003]而牺牲氧化层以热氧化(thermal oxide)工艺步骤所形成。而热氧化工艺步骤必然伴随着热预算(thermal budget)。热预算的控制对半导体元件的整合工艺来说相当重要。因此，随着半导体元件的尺寸逐渐缩小，热预算的控制就越加重要。
[0004]有鉴于此，本专利技术提出一种能够减少热预算的耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法，以更佳地控制半导体元件中，所掺杂的杂质的轮廓本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法，包含：提供一基板；形成一半导体层于该基板上；形成多个绝缘区于该半导体层上，以定义一耗尽型高压NMOS元件区与一耗尽型低压NMOS元件区；形成一N型阱区于该半导体层中的该耗尽型高压NMOS元件区中，其中，部分该N型阱区定义一漂移区，用以作为该耗尽型高压NMOS元件在一导通操作中的一漂移电流通道；形成一高压P型阱区于该耗尽型高压NMOS元件区中的该半导体层中，其中该N型阱区与该高压P型阱区于一通道方向上连接；于该N型阱区与该高压P型阱区形成之后，形成一氧化层于该半导体层上，该氧化层覆盖该耗尽型高压NMOS元件区与该耗尽型低压NMOS元件区；于该氧化层形成之后，以一离子注入工艺步骤，将杂质以加速离子的形式，穿透该氧化层，注入一定义区中，形成一低压P型阱区于该半导体层中的该耗尽型低压NMOS元件区中；以及以同一离子工艺步骤形成一N型高压通道区与一N型低压通道区，分别位于该耗尽型高压NMOS元件区与该耗尽型低压NMOS元件区，以使该耗尽型高压NMOS元件与该耗尽型低压NMOS元件于各自的栅极
‑
源极电压为零时导通。2.如权利要求1所述的耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法，其中，还包含：以一离子工艺步骤形成一高压N型埋层于该基板上的该耗尽型高压NMOS元件区中；以与形成形成该N型阱区同一离子工艺步骤形成一第一N型隔绝区于该半导体层中，该第一N型隔绝区于一垂直方向上连接该高压N型埋层，且于一通道方向上，该第一N型隔绝区邻接于该高压P型阱区相对于邻接该N型阱区的另一侧；以与形成该高压P型阱区同一离子工艺步骤形成一第一P型隔绝区于该耗尽型高压NMOS元件区与该耗尽型低压NMOS元件区之间；以及以与形成该低压P型阱区同一离子工艺步骤形成一第二P型隔绝区于该耗尽型高压NMOS元件区与该耗尽型低压NMOS元件区之间；其中该第一P型隔绝区与该第二P型隔绝区于该垂直方向上连接；其中，该高压N型埋层、该第一N型隔绝区、该第一P型隔绝区与该第二P型隔绝区形成一高压隔绝区，以于该半导体层中，电性隔绝该耗尽型高压NMOS元件区与该耗尽型低压NMOS元件区。3.如权利要求2所述的耗尽型高压NMOS元件与耗尽型低压NMOS元件整合制造方法，其中，还包含：于该低压P型阱区形成后，以微影与蚀刻工艺步骤，蚀刻该氧化层，以形成一降低表面电场氧化区于该耗尽型高压NMOS元件区中；于该降低表面电场氧化区形成后，形成一栅极氧化层于该半导体层上并连接该半导体层，该栅极氧化层覆盖该耗尽型高压NMOS元件区与该耗尽型低压NMOS元件区；形成一多晶硅层于该栅极氧化层上并连接该栅极氧化层；以及以微影与蚀刻工艺步骤，蚀刻该多晶硅层，以形成一高压栅极于该耗尽型高压NMOS元...

【专利技术属性】
技术研发人员：翁武得，熊志文，杨大勇，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：