【技术实现步骤摘要】
半导体结构的制作方法及半导体结构
[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。
技术介绍
[0002]目前，用于逻辑电路的半导体结构简单，功能单一，使得实现“与”、“或”等逻辑功能时，需要用到更多的半导体器件，且接触点较多，影响芯片的制作效率。
技术实现思路
[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开提供一种半导体结构的制作方法及半导体结构。
[0005]本公开的第一方面，提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：
[0006]形成基底，所述基底包括有源区和至少一个栅极结构组，每个所述栅极结构组包括多个间隔的栅极结构，所述栅极结构包括栅极以及覆盖所述栅极侧面的第一栅介质层，所述有源区的沟道区覆盖所述栅极结构组内的各个所述栅极结构的至少部分侧面；
[0007]在所述基底上形成源极和漏极，所述源极与所述有源区的源区接触，所述漏极与所述有源区的漏区接触。>[0008]在一些本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：形成基底，所述基底包括有源区和至少一个栅极结构组，每个所述栅极结构组包括多个间隔的栅极结构，所述栅极结构包括栅极以及覆盖所述栅极侧面的第一栅介质层，所述有源区的沟道区覆盖所述栅极结构组内的各个所述栅极结构的至少部分侧面；在所述基底上形成源极和漏极，所述源极与所述有源区的源区接触，所述漏极与所述有源区的漏区接触。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述栅极结构组内的多个栅极结构沿第一方向排布，所述在所述基底上形成源极和漏极，包括：在所述基底上形成层间介质层，所述层间介质层覆盖所述有源区；去除第一区域的部分所述层间介质层，形成第一通孔以暴露出所述源区，所述第一区域位于所述栅极结构组的第二方向的一侧，所述第二方向与所述第一方向垂直且与所述层间介质层平行；去除第二区域的部分所述层间介质层，形成第二通孔以暴露出所述漏区，所述第二区域位于所述栅极结构组的所述第二方向的另一侧；在所述第一通孔内形成所述源极，并在所述第二通孔内形成所述漏极，以形成或门电路。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述栅极结构组内的多个栅极结构沿第一方向排布，所述在所述基底上形成源极和漏极，包括：在所述基底上形成层间介质层，所述层间介质层覆盖所述有源区；去除第一区域的部分所述层间介质层，形成第一通孔以暴露出所述源区，所述第一区域位于所述栅极结构组的所述第一方向的一侧；去除第二区域的部分所述层间介质层，形成第二通孔以暴露出所述漏区，所述第二区域位于所述栅极结构组的所述第一方向的另一侧；在所述第一通孔内形成所述源极，并在所述第二通孔内形成所述漏极，以形成与门电路。4.根据权利要求2或3所述的半导体结构的制作方法，其特征在于，所述形成基底，包括：提供衬底；在所述衬底上形成第二栅介质层；在所述第二栅介质层上形成至少一个所述栅极结构组，所述栅极结构组中的栅极结构的第一栅介质层覆盖所述第二栅介质层暴露的表面；在所述第一栅介质层上形成有源层，所述有源层围绕各所述栅极结构组，并填充各所述栅极结构组内的栅极结构之间的间隔空间，所述有源层形成所述有源区。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述在所述第二栅介质层上形成至少一个所述栅极结构组，包括：在所述第二栅介质层上形成多个间隔的栅极；在形成所述多个栅极的所述第二栅介质层上形成所述第一栅介质层，所述第一栅介质层还覆盖所述栅极的顶面；所述在所述第一栅介质层上形成有源层，包括：
在所述第一栅介质层上形成有源材料层；平坦化所述有源材料层并暴露出各所述栅极结构的顶面，保留的部分构成所述有源层。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：去除部分所述层间介质层和所述第一栅介质层，形成多个第三通孔，所述多个第三通孔与多个所述栅极结构一一对应，所述第三通孔暴露出对应所述栅极结构的栅极；在所述第三通孔内形成栅极电连接结构，所述栅极电连接结构与所述栅极接触。7.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述有源层的材料包括铟镓锌氧化物。8.一种半导体结构，其特征在于，所述半导体结构包括：基底，所述基底包括有源区和至少一个栅极结构组，每个所述栅极结构组包括多个间隔的栅极结构，所述栅极结构包括栅极以及覆盖所述栅极侧面的第一...
【专利技术属性】
技术研发人员：罗杰，平延磊，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。