感测电阻器制造技术

本公开涉及感测电阻器。公开用于感测电阻器的系统和方法。在一方面，集成感测电阻器包括：在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接。集成感测电阻器可被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。以确定所述电流的值。以确定所述电流的值。

【技术实现步骤摘要】
感测电阻器
[0001]相关申请的交叉引用
[0002]与本申请一起提交的申请数据表中确定了外国或国内优先权要求的任何和所有申请均根据37CFR 1.57通过引用并入本文。
[0003]本申请主张2021 12月3日提交的美国临时申请第63/246915号和202112月10日提交的第63/265252号美国临时申请的优先权，其全部披露内容通过引用并入本文。


[0004]本专利技术的实施例涉及电子系统，更具体地，涉及用于将感测电阻器集成到电路板中的系统和方法。

技术介绍

[0005]电流感测电阻器(也称为感测电阻器)通常是焊接在客户电路板上的分立电阻器。然而，这样的电阻器可能不太适合于满足即将到来的感测电阻器设计的性能目标，例如低阻抗。因此，需要提高感测电阻器的性能。

技术实现思路

[0006]所描述的技术的方法和装置各自具有几个方面，其中没有一个单独对其期望的属性负责。
[0007]在一个方面，提供一种集成感测电阻器，包括:在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接，其中所述集成感测电阻器被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。
[0008]在另一方面，提供一种封装系统(SiP)，包括:板基板；和集成感测电阻器，包括：在至少第一横向方向上与多个第二金属焊盘或凸块交替的多个第一金属焊盘或者凸块，以及多个薄膜电阻器，每个薄膜电阻器设置在一对相邻的第一和第二金属焊盘或凸块之间并电连接；其中所述第一金属焊盘或凸块通过所述板基板彼此电连接，并且其中所述第二金属接触焊盘或凸点通过所述板基板彼此电相连。
[0009]在又一方面，提供一种集成感测电阻器，包括：在至少第一横向方向上与多个第二金属焊盘交替的多个第一金属焊盘；和多个薄膜电阻器，每个薄膜电阻器设置在第一和第二金属焊盘的一对相邻者之间并电连接，其中所述第一金属焊盘彼此电断开，并且其中所述第二金属焊盘彼此电断开。
附图说明
[0010]提供这些附图和本文中的相关描述是为了说明本专利技术的具体实施例，而不是为了进行限制。
[0011]图1示出了根据本公开的方面的集成到部分组装的模块中的感测电阻器的示例，
该模块包括感测电阻器。
[0012]图2示出了图1的模块，其包括凸块并封装在模制件中。
[0013]图3示出了具有在垂直方向上交替的第一和第二金属凸块的集成电阻器。
[0014]图4示出了具有在垂直和水平方向上交替的第一和第二金属凸块的集成电阻器。
[0015]图5A和5B示出了根据本公开的方面的示例性垂直金属水平。
[0016]图6A和6B示出了根据本公开的方面的薄膜电阻器的实施例。
[0017]图7示出了根据本公开的方面的为华夫饼设计感测电阻器构造的薄膜电阻器的另一实施例。
[0018]图8A和8B示出了根据本公开的方面的在集成到感测电阻器的阶段的薄膜电阻器的视图。
具体实施方式
[0019]下文将参考附图更全面地描述新颖系统、装置和方法的各个方面。然而，本公开的方面可以以许多不同的形式体现，并且不应被解释为限于贯穿本公开的任何特定结构或功能。相反，提供这些方面是为了使本公开将是彻底和完整的，并将向本领域技术人员充分传达本公开的范围。基于本文的教导，本领域的技术人员应当理解，本公开的内容旨在涵盖本文所公开的新颖系统、装置和方法的任何方面，无论是独立于任何其他方面实施还是与任何其他方面结合实施。例如，可以使用本文阐述的任何数量的方面来实现装置或实践方法。此外，该范围旨在包括这样一种装置或方法，该装置或方法使用除了本文阐述的各个方面之外的其他结构、功能或结构和功能来实践。应当理解，本文公开的任何方面都可以由权利要求的一个或多个元素来体现。
[0020]尽管在此描述了特定方面，但是这些方面的许多变化和排列落入本公开的范围内。尽管提及了优选方面的一些益处和优点，但本公开的范围不旨在限于特定的益处、用途或目的。相反，本公开的各方面旨在广泛适用于不同的有线和无线技术、系统配置、网络(包括光网络、硬盘和传输协议)，其中一些通过示例的方式在附图中和在优选方面的以下描述中示出。详细描述和附图仅仅是对本公开的说明而非限制，本公开的范围由所附权利要求及其等同物限定。
[0021]在本说明书中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。应当理解，附图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比附图中所示的更多的元件和/或附图中所图示的元件的子集。此外，一些实施例可以结合来自两个或更多附图的特征的任何适当组合。
[0022]电流感测电阻器概述
[0023]电流感测电阻器(也称为感测电阻器)通常是焊接在客户电路板上的分立电阻器。一些感测电阻器与其他集成电路组件集成在一起，并且可以限制占地面积。因此，需要以相对低的成本制造非常紧凑的感测电阻器的能力。
[0024]一些传统的集成电阻器架构可能不太适合满足感测电阻器的性能目标，包括低阻抗。这可能是由于集成精密电阻器通常使用具有高薄层电阻的电阻膜。此外，金属互连也可以具有相对高的阻抗。此外，绝对电阻误差、温度漂移和有限的散热也会使集成感测电阻器非常困难。
[0025]为了满足这些和其他需要，本文公开了一种集成感测电阻器。
[0026]图1示出了根据本公开的方面的集成到部分组装的模块中的感测电阻器的示例，该模块包括感测电阻器。参考图1，模块100包括印刷电路板(PCB)102、第一集成电路104、第二集成电路106、感测电阻器108和一个或多个分立组件110。在一些实施例中，感测电阻器108可以实施为第三集成电路。此外，一个或多个分立组件110可以包括无源组件，例如电容器。根据实施方式，印刷电路板102可以被实施为层压印刷电路板。图2示出了图1的模块100，其包括凸块122并封装在模制件124中。模块100可以表示封装中的系统(SiP)。
[0027]对于设计集成感测电阻器的模块，有许多考虑因素和/或属性。一个考虑是减小或最小化感测电阻器的电阻，以减小相对高电流信号的电压降。这可会对一些现有技术带来挑战，例如具有相对较高薄层电阻的精密薄膜电阻器。
[0028]另一个考虑是减少或最小化寄生电阻，以减少净空损失。当使用集成互连金属化工艺制造的互连金属层厚度小于约1μm时，这可能具有挑战性。
[0029]另一个考虑是绝对电阻的精度，因为测量电流的误差可能与电阻的误差成比例。制造公差可能比电流感测的可接受误差裕度更宽，这可能导致不可接受的大测量误差。
[0030]感测电阻器的一个期望属性是提供温度稳定性，因为温度漂移会导致测量电流的误差。薄膜可以是相对温度稳定的，但温度稳定性的进一步改善是期望的。
[0031]另一个期望的属性是良好的功率处理，其能够实现更高的测量电流。当在氧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成感测电阻器，包括：在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接，其中所述集成感测电阻器被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。2.权利要求1所述的集成感测电阻器，其中所述集成感测电阻器形成在板基板上，其中所述第一和第二金属凸块通过所述板基板彼此电连接，并且其中所述第二金属凸块经由所述板基板彼此电连接。3.权利要求1所述的集成感测电阻器，其中所述第一金属凸块和所述第二金属凸块进一步在与所述第一横向方向交叉的第二方向上交替。4.权利要求3所述的集成感测电阻器，其中所述第二横向方向与所述第一横向方向正交，使得所述第一和第二金属凸块以棋盘图案布置。5.权利要求4所述的集成感测电阻器，其中所述第一和第二金属凸块形成阵列，所述阵列包括在所述第一横向方向上延伸的行和在所述第二横向方向上延伸的列，所述行和列中的每一个包括与所述第二金属凸块交替的第一金属凸块。6.权利要求5所述的集成感测电阻器，其中相邻行由在所述第一横向方向上对齐的一行薄膜电阻器插入，并且其中相邻列由在所述第二横向方向上对齐的一列薄膜电阻器插入。7.权利要求1所述的集成感测电阻器，其中所述薄膜电阻器在半导体基板上光刻图案化。8.权利要求1所述的集成感测电阻器，其中所述第一金属凸块在第一垂直金属水平处彼此电连接，并且所述第二金属凸块以不同于所述第一垂直金属水平的第二垂直金属水平彼此电连接。9.一种封装系统(SiP)，包括：板基板；和集成感测电阻器，包括：在至少第一横向方向上与多个第二金属焊盘或凸块交替的多个第一金属焊盘或者凸块，以及多个薄膜电阻器，每个薄膜电阻器设置在一对相邻的第一和第二金属焊盘或凸块之间并电连接；其中所述第一金属焊盘或凸块通过所述板基板彼此电连接，并且其中所述第二金属接触焊盘或凸点通过所述板基板彼此电相连。10.权利要求9所述的SiP，其中所述第一金属焊盘或凸块和所述第二金属焊盘或者凸块进一步在与所述第...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：