感测电阻器制造技术

本公开涉及感测电阻器。公开用于感测电阻器的系统和方法。在一方面，集成感测电阻器包括：在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接。集成感测电阻器可被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。以确定所述电流的值。以确定所述电流的值。

【技术实现步骤摘要】
感测电阻器
[0001]相关申请的交叉引用
[0002]与本申请一起提交的申请数据表中确定了外国或国内优先权要求的任何和所有申请均根据37CFR 1.57通过引用并入本文。
[0003]本申请主张2021 12月3日提交的美国临时申请第63/246915号和202112月10日提交的第63/265252号美国临时申请的优先权，其全部披露内容通过引用并入本文。


[0004]本专利技术的实施例涉及电子系统，更具体地，涉及用于将感测电阻器集成到电路板中的系统和方法。

技术介绍

[0005]电流感测电阻器(也称为感测电阻器)通常是焊接在客户电路板上的分立电阻器。然而，这样的电阻器可能不太适合于满足即将到来的感测电阻器设计的性能目标，例如低阻抗。因此，需要提高感测电阻器的性能。

技术实现思路

[0006]所描述的技术的方法和装置各自具有几个方面，其中没有一个单独对其期望的属性负责。
[0007]在一个方面，提供一种集成感测电阻器，包括:在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成感测电阻器，包括：在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接，其中所述集成感测电阻器被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。2.权利要求1所述的集成感测电阻器，其中所述集成感测电阻器形成在板基板上，其中所述第一和第二金属凸块通过所述板基板彼此电连接，并且其中所述第二金属凸块经由所述板基板彼此电连接。3.权利要求1所述的集成感测电阻器，其中所述第一金属凸块和所述第二金属凸块进一步在与所述第一横向方向交叉的第二方向上交替。4.权利要求3所述的集成感测电阻器，其中所述第二横向方向与所述第一横向方向正交，使得所述第一和第二金属凸块以棋盘图案布置。5.权利要求4所述的集成感测电阻器，其中所述第一和第二金属凸块形成阵列，所述阵列包括在所述第一横向方向上延伸的行和在所述第二横向方向上延伸的列，所述行和列中的每一个包括与所述第二金属凸块交替的第一金属凸块。6.权利要求5所述的集成感测电阻器，其中相邻行由在所述第一横向方向上对齐的一行薄膜电阻器插入，并且其中相邻列由在所述第二横向方向上对齐的一列薄膜电阻器插入。7.权利要求1所述的集成感测电阻器，其中所述薄膜电阻器在半导体基板上光刻图案化。8.权利要求1所述的集成感测电阻器，其中所述第一金属凸块在第一垂直金属水平处彼此电连接，并且所述第二金属凸块以不同于所述第一垂直金属水平的第二垂直金属水平彼此电连接。9.一种封装系统(SiP)，包括：板基板；和集成感测电阻器，包括：在至少第一横向方向上与多个第二金属焊盘或凸块交替的多个第一金属焊盘或者凸块，以及多个薄膜电阻器，每个薄膜电阻器设置在一对相邻的第一和第二金属焊盘或凸块之间并电连接；其中所述第一金属焊盘或凸块通过所述板基板彼此电连接，并且其中所述第二金属接触焊盘或凸点通过所述板基板彼此电相连。10.权利要求9所述的SiP，其中所述第一金属焊盘或凸块和所述第二金属焊盘或者凸块进一步在与所述第...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：