一种LDO电路制造技术

本发明专利技术涉及一种LDO电路，包括带隙基准电路和主控电路，所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；本发明专利技术在不降低精度要求的前提下，整个电路可以仅仅由8个小面积mos器件、3个电阻再加功率管组成，极大地减小了整个电路的面积，相对个别传统LDO甚至可以忽略不计，极大降低芯片成本。极大降低芯片成本。极大降低芯片成本。

【技术实现步骤摘要】
一种LDO电路


[0001]本专利技术涉及集成电路
，具体涉及一种LDO电路(LowDropout Output)。

技术介绍

[0002]随着互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，简称CMOS)集成电路工艺的发展，电子产品在日常生活中的应用越来越广泛，其成为各个领域不可缺少的一部分。而CMOS集成电路芯片的日益小型化的发展目标决定了低功耗、高集成度成了CMOS集成电路发展的重要方向。
[0003]传统LDO架构如图1所示，包含了带隙基准电路Bandgap，误差放大器EA，及功率、反馈部分，Bandgap(带隙基准)电路一般需要Bipolar(双极性)器件，提供LDO工作所需要的基准电压及偏置电流。EA一般由多级放大器及Buffer系统组成，比较复杂，尤其运放级数较多时补偿难度大；传统LDO架构由于功能模块多且复杂，功耗往往难以达成目标，且面积成本高，各模块对工作电压要求高，难以在较低电压下正常工作，这就限制了传统LDO的发展应用。

技术实现思路

[0004]本专利技术旨在克服上述现有技术中至少一种缺陷，提供一种LDO电路，在不降低精度要求的前提下，降低芯片的成本，实现在较低电压下正常工作。
[0005]本专利技术采取的技术方案为：
[0006]提供一种LDO电路，包括带隙基准电路和主控电路，
[0007]所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；
[0008]所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；
[0009]MOS管MP1的源极与电阻R2的一端、MOS管MP4的源极、MOS管MP的源极连接后，用于接入输入电压VDD；MOS管MP1的漏极与其自身的栅极、MOS管MP4的栅极、电阻R1的一端、MOS管MP3的栅极连接；电阻R2的另一端与MOS管MP3的源极连接；MOS管MP3的漏极与电阻R3的一端连接后，作为所述带隙基准电路的基准电压输出端，与MOS管MN3的栅极连接；电阻R3的另一端与所述基准电压调节模块的第一端连接；所述基准电压调节模块的第二端与MOS管MN4的栅极连接；MOS管MP4的漏极与MOS管MN3的漏极、MOS管MP的栅极连接；MOS管MN3的源极与MOS管MN5的源极、MOS管MN4的漏极连接；MOS管MN5的栅极与其自身的漏极、MOS管MP的漏极连接后，作为主控电路的输出端；所述基准电压调节模块的第三端、电阻R1的另一端、MOS管MN4的源极接地；所述基准电压调节模块用于控制所述带隙基准电路输出的基准电压的大小。
[0010]优选地，所述基准电压调节模块包括n个MOS管，第一个MOS管的漏极与栅极连接后作为所述基准电压调节模块的第一端，源极与第二个MOS管的漏极、栅极连接；前一个MOS管的源极与后一个MOS管的漏极、栅极连接；最后一个MOS管的栅极、源极分别作为所述基准电压调节模块的第二端、第三端，其中，n为大于或等于1的整数。
[0011]优选地，所述基准电压调节模块的MOS管个数与所述带隙基准电路输出的基准电压成正比。
[0012]优选地，所述主控电路还包括电阻Rfb1和Rfb2，MOS管MN5的栅极通过电阻Rfb1与其自身的漏极连接，且通过电阻Rfb2接地。
[0013]优选地，MOS管MN3与MOS管MN5相同。
[0014]与现有技术相比，本专利技术的有益效果为：
[0015]第一，在不降低精度要求的前提下，整个电路可以仅仅由8个小面积mos器件、3个电阻再加功率管组成，极大地减小了整个电路的面积，相对个别传统LDO甚至可以忽略不计，极大降低芯片成本；
[0016]第二，电阻R1、R2、MOS管MN4这3路电流可以根据要求自行控制，可以做到很低，满足极低功耗要求；
[0017]第三，对电源电压要求不高，电源电压低到1V时仍可正常工作，增大了应用范围；
[0018]第四，本专利技术的基准电压产生未使用三极管，对工艺要求小，采用最普通的CMOS工艺即可实现。
附图说明
[0019]图1为传统LDO电路的结构示意图；
[0020]图2为实施例所述LDO电路的结构示意图；
[0021]图3为实施例所述LDO电路的另一结构示意图；
[0022]图4为实施例所述LDO电路的另一结构示意图。
具体实施方式
[0023]本专利技术的描述中，“连接”可以是固定连接，也可以是直接相连，也可以是两个元件内部相连。本领域普通技术人员应当能够理解，本实施例知识本专利技术的一种或多种实现方式，并不对本专利技术做限制。
[0024]下面结合给出本专利技术实施例中的附图，更清楚、完整地说明本专利技术的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0025]在本实施例中，提供一种LDO电路，包括带隙基准电路和主控电路，
[0026]所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；
[0027]所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；
[0028]MOS管MP1的源极与电阻R2的一端、MOS管MP4的源极、MOS管MP的源极连接后，用于接入输入电压VDD；MOS管MP1的漏极与其自身的栅极、MOS管MP4的栅极、电阻R1的一端、MOS管MP3的栅极连接；电阻R2的另一端与MOS管MP3的源极连接；MOS管MP3的漏极与电阻R3的一端连接后，作为所述带隙基准电路的基准电压输出端，与MOS管MN3的栅极连接；电阻R3的另一端与所述基准电压调节模块的第一端连接；所述基准电压调节模块的第二端与MOS管MN4的栅极连接；MOS管MP4的漏极与MOS管MN3的漏极、MOS管MP的栅极连接；MOS管MN3的源极与MOS管MN5的源极、MOS管MN4的漏极连接；MOS管MN5的栅极与其自身的漏极、MOS管MP的漏极连接后，作为主控电路的输出端；所述基准电压调节模块的第三端、电阻R1的另一端、MOS管MN4的源极接地；所述基准电压调节模块用于控制所述带隙基准电路输出的基准电压的大
小。
[0029]作为基准电压调节模块的一个具体实施方式，所述基准电压调节模块包括n个MOS管，第一个MOS管的漏极与栅极连接后作为所述基准电压调节模块的第一端，源极与第二个MOS管的漏极、栅极连接；前一个MOS管的源极与后一个MOS管的漏极、栅极连接；最后一个MOS管的栅极、源极分别作为所述基准电压调节模块的第二端、第三端，其中，n为大于或等于1的整数。
[0030]具体的，所述基准电压调节模块的MOS管个数与所述带隙基准电路输出的基准电压成正比，也即MOS管个数越多，所述带隙基准电路输出的基准电压越大。
[0031]参考图2，图2为本实施例所述LDO电路的结构示意图，作为本实施例的一个具体实施方式，在本实施例中，所述基准电压调节模块包括两个MOS管，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDO电路，其特征在于，包括带隙基准电路和主控电路，所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；MOS管MP1的源极与电阻R2的一端、MOS管MP4的源极、MOS管MP的源极连接后，用于接入输入电压VDD；MOS管MP1的漏极与其自身的栅极、MOS管MP4的栅极、电阻R1的一端、MOS管MP3的栅极连接；电阻R2的另一端与MOS管MP3的源极连接；MOS管MP3的漏极与电阻R3的一端连接后，作为所述带隙基准电路的基准电压输出端，与MOS管MN3的栅极连接；电阻R3的另一端与所述基准电压调节模块的第一端连接；所述基准电压调节模块的第二端与MOS管MN4的栅极连接；MOS管MP4的漏极与MOS管MN3的漏极、MOS管MP的栅极连接；MOS管MN3的源极与MOS管MN5的源极、MOS管MN4的漏极连接；MOS管MN5的栅极与其自身的漏极、MOS管MP的漏极连接后，作为主控电路的输出端；所述基准...

【专利技术属性】
技术研发人员：李斌斌，黄治，曹昭祺，
申请(专利权)人：广州金升阳科技有限公司，
类型：发明
国别省市：