一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源制造技术

本发明专利技术公开一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，主要由四个部分构成，分别为特定的电流输出级、泄露隔离器、偏置电路和二级线性稳压器。其中，特定的电流输出级采用了偏衬技术和共源共栅结构，令功耗、输出精度和负载调整率均得到改善；泄露隔离器针对隔离衬底偏置引入的衬底泄露电流进行隔离；偏置电路用于产生一个与温度成反比的偏置电压，并对输出级进行温度补偿；二级线性稳压器利用两级电压基准产生一个与电源电压无关的供电电压，降低基准电流的电源线性度。本发明专利技术基于亚阈值操作和偏衬技术，在较小的电路面积上获得一个具有高精度、超低功耗和宽温度范围的基准电流。围的基准电流。围的基准电流。

【技术实现步骤摘要】
一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源


[0001]本专利技术设计集成电路设计领域，用于设计一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源。

技术介绍

[0002]随着5G的研究发展，物联网(IoT)设备也被大力推广发展。电流基准源作为集成电路领域的重要组成部分，广泛应用于各类IoT传感设备中。但对于IoT传感设备来说，其功耗需要保证能运行数月甚至几年而无需更换电池或对其充电。传统的β电流源虽然能提供稳定的基准电流，但其功耗对IoT设备来说太大。如果利用运算放大器和基准电压产生基准电流，电路面积将受到运放的限制，并不适合小体积的IoT传感设备。
[0003]针对上述问题，基于偏衬技术的超低功耗CMOS电流基准源提供了一种在小体积和超低功耗下得到高精度基准电流解决方案。该系统在极低功耗的约束下，能够在较宽的工作温度范围内提供较高精度的基准电流，并在较小面积内实现超低功耗。

技术实现思路

[0004]本专利技术克服现有技术的不足，针对上诉缺点本专利技术做出了以下的改进和优化。
[0005]本专利技术的目的通过以下的技术方案实现：
[0006]提供了一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，包括电流输出级、泄露隔离器、偏置电路和二级线性稳压器，所述电流输出级包括共源共栅缓冲器和衬底偏置输出管，所述二级线性稳压器分别与电流输出级、泄露隔离器和偏置电路连接，所述偏置电路分别与电流输出级和泄露隔离器连接，所述泄露隔离器与电流输出级连接。
[0007]优选的，所述共源共栅缓冲器包括一个普通NMOS管M3，所述衬底偏置输出管包括一个普通NMOS管M4，所述普通NMOS管M4漏极接地。
[0008]优选的，所述泄露隔离器包括相互连接的本征NMOS管MB0和普通NMOS管MB1，所述本征NMOS管MB0栅极接地。
[0009]优选的，所述偏置电路包括依次连接的本征NMOS管MB、普通NMOS管M1和高阈值NMOS管M2，所述本征NMOS管MB栅极接地，所述高阈值NMOS管M2漏极接地。
[0010]优选的，所述二级线性稳压器包括高阈值NMOS管MV1、高阈值NMOS管MV2、高阈值NMOS管MV4、普通NMOS管MV0、普通NMOS管MV3、普通NMOS管MF0和普通NMOS管MF1。
[0011]优选的，所述高阈值NMOS管MV1和高阈值NMOS管MV2串联，所述高阈值NMOS管MV1的源极分别与普通NMOS管MV0和高阈值NMOS管MV4的漏集连接，所述通NMOS管MV0的源极分别与普通NMOS管MV3和普通NMOS管MF1的源极连接，所述普通NMOS管MV3的栅极和漏极短接且普通NMOS管MV3的栅极与高阈值NMOS管MV4的栅极连接，普通NMOS管MV3的漏极与高阈值NMOS管MV4的源极连接，普通NMOS管MV3的漏极分别与通NMOS管MF0和普通NMOS管MF1的栅极连接。
[0012]本专利技术提供了一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，特定
的电流输出级采用了偏衬技术和共源共栅结构，令功耗、输出精度和负载调整率均得到改善；泄露隔离器针对隔离衬底偏置引入的衬底泄露电流进行隔离；偏置电路用于产生一个与温度成反比的偏置电压，并对输出级进行温度补偿；二级线性稳压器利用两级电压基准产生一个与电源电压无关的供电电压，降低基准电流的电源线性度。本专利技术基于亚阈值操作和偏衬技术，在较小的电路面积上获得一个具有高精度、超低功耗和宽温度范围的基准电流。
[0013]特定的电流输出级采用了共源共栅结构，降低了负载对输出级的影响，提高了基准电流的负载调整率。偏衬技术的加入，提高了偏置电压对输出级温度补偿的效果，降低了对电路供电电压的要求，降低了电路的功耗。
[0014]泄露隔离器对衬底偏置电压进行缓冲和电平移位，避免偏置电路受到衬底二极管引入的电流影响，从而提高偏置电压精度。
[0015]二级线性稳压器采用了两级电压基准源进行堆叠，极大的提高了整体电路的电源线性度。并在该二级线性稳压器后加入MF0和MF1两个源极跟随器作为电平移位缓冲器，避免电路产生分流的现象，大大提高了次级电路的精度。
附图说明
[0016]利用附图对本专利技术作进一步说明，但附图中的实施例不构成对本专利技术的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。
[0017]图1为本专利技术CMOS电流基准源整体结构图；
[0018]图2为本专利技术CMOS电流基准源详细电路图。
具体实施方式
[0019]以下结合具体实施例对一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源作进一步的详细描述，这些实施例只用于比较和解释的目的，本专利技术不限定于这些实施例中。
[0020]在本专利技术的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0021]在一实施例中，提供了一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，如图1所示，提供了一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，包括电流输出级、泄露隔离器、偏置电路和二级线性稳压器，所述电流输出级包括共源共栅缓冲器和衬底偏置输出管，所述二级线性稳压器分别与电流输出级、泄露隔离器和偏置电路连接，所述偏置电路分别与电流输出级和泄露隔离器连接，所述泄露隔离器与电流输出级连接。
[0022]优选的，所述共源共栅缓冲器包括一个普通NMOS管M3，所述衬底偏置输出管包括一个普通NMOS管M4，所述普通NMOS管M4漏极接地。
[0023]电流输出级采用了偏衬技术和共源共栅结构，令功耗、输出精度和负载调整率均
得到改善；泄露隔离器针对隔离衬底偏置引入的衬底泄露电流进行隔离；偏置电路用于产生一个与温度成反比的偏置电压，并对输出级进行温度补偿；二级线性稳压器利用两级电压基准产生一个与电源电压无关的供电电压，降低基准电流的电源线性度。本专利技术基于亚阈值操作和偏衬技术，在较小的电路面积上获得一个具有高精度、超低功耗和宽温度范围的基准电流。
[0024]电流输出级采用了共源共栅结构，降低了负载对输出级的影响，提高了基准电流的负载调整率。偏衬技术的加入，提高了偏置电压对输出级温度补偿的效果，降低了对电路供电电压的要求，降低了电路的功耗。
[0025]优选的，所述泄露隔离器包括相互连接的本征NMOS管MB0和普通NMOS管MB1，所述本征NMOS管MB0栅极接地。
[0026]泄露隔离器由MB0和MB1组成，对衬底偏置电压进行缓冲和电平移位，避免偏置电路受到衬底二极管引入的电流影响，从而提高偏置电压精度。
[0027]优选的，所述偏置电路包括依次连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，其特征在于，包括电流输出级、泄露隔离器、偏置电路和二级线性稳压器，所述电流输出级包括共源共栅缓冲器和衬底偏置输出管，所述二级线性稳压器分别与电流输出级、泄露隔离器和偏置电路连接，所述偏置电路分别与电流输出级和泄露隔离器连接，所述泄露隔离器与电流输出级连接。2.根据权利要求1所述的一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，其特征在于，所述共源共栅缓冲器包括一个普通NMOS管M3，所述衬底偏置输出管包括一个普通NMOS管M4，所述普通NMOS管M4漏极接地。3.根据权利要求1所述的一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，其特征在于，所述泄露隔离器包括相互连接的本征NMOS管MB0和普通NMOS管MB1，所述本征NMOS管MB0栅极接地。4.根据权利要求1所述的一种采用偏衬技术和泄露隔离的超低功耗全CMOS电流基准源，其特征在于，所述偏置电路包括依次连接的本征NMOS管MB、普通NMOS管M1和高阈值NMOS管M2，所述本征N...

【专利技术属性】
技术研发人员：曾衍瀚，黄文健，杨敬慈，吴楚婷，葛千惠，
申请(专利权)人：广州大学，
类型：发明
国别省市：