改善器件高电阻区堆叠膜层的针孔缺陷的方法技术

本申请提供一种改善器件高电阻区堆叠膜层的针孔缺陷的方法，包括：步骤S1，提供一衬底，在衬底上形成一堆叠膜层，堆叠膜层的最上层为硬掩模氮化硅层；步骤S2，对硬掩模氮化硅层进行第一预处理，以提高硬掩模氮化硅层的氮含量；步骤S3，对硬掩模氮化硅层进行第二预处理，以在硬掩模氮化硅层的上部形成钝化层薄膜。通过本申请，位于器件高电阻区的堆叠膜层未出现针孔缺陷。未出现针孔缺陷。未出现针孔缺陷。

【技术实现步骤摘要】
改善器件高电阻区堆叠膜层的针孔缺陷的方法


[0001]本申请涉及半导体
，具体涉及一种改善器件高电阻区堆叠膜层的针孔缺陷的方法。

技术介绍

[0002]器件高电阻区的制作工艺需要形成堆叠膜层，其中，位于堆叠膜层最上层的氮化硅层的厚度起到很关键的作用，通过氮化硅层的厚度来调节高电阻区的阻值。随着工艺节点的不断地向前推进，堆叠膜层中各膜层的厚度在不断减薄，也同时伴随着堆叠膜层结构的变化，因此，提高堆叠膜层最上层的氮化硅层的密度对保护氮化硅层下方的各膜层至关重要。
[0003]随着制造工艺节点的不断缩减，由于高电阻区的电阻需求，位于堆叠膜层最上层的氮化硅层的厚度会进一步减薄，氮化硅层在对堆叠膜层实施的刻蚀和湿法清洗过程中容易受到反复损伤，继而导致氮化硅层表面形成非常严重的如图1所示的类似针孔状的缺陷。由于这种针孔状缺陷的存在，会使腐蚀液顺着缺陷继续向下流动，导致高电阻区下方的金属层的损伤和缺失，从而影响器件的电性和良率。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本申请的目的在于提供一种改善器件高电阻区堆叠膜层的针孔缺陷的方法，用于解决现有技术中器件高电阻区堆叠膜层出现针孔缺陷的问题。
[0005]为实现上述目的及其它相关目的，本申请提供一种改善器件高电阻区堆叠膜层的针孔缺陷的方法，包括：
[0006]步骤S1，提供一衬底，在衬底上形成一堆叠膜层，堆叠膜层的最上层为硬掩模氮化硅层；
[0007]步骤S2，对硬掩模氮化硅层进行第一预处理，以提高硬掩模氮化硅层的氮含量；
[0008]步骤S3，对硬掩模氮化硅层进行第二预处理，以在硬掩模氮化硅层的上部形成钝化层薄膜。
[0009]优选的，该第一预处理使用氮气对硬掩模氮化硅层进行低含量的氮掺杂，以提高硬掩模氮化硅层的氮含量。
[0010]优选的，该第一预处理的工艺参数为：氮气的流量为9000sccm～10000sccm，高频功率为300W～350W，低频功率为330W～400W，压力为3Torr～4Torr，处理时间为10s～30s。
[0011]优选的，该第二预处理使用一氧化二氮对硬掩模氮化硅层的表面进行氧化处理，以在硬掩模氮化硅层的上部形成钝化层薄膜。
[0012]优选的，该第二预处理的工艺参数为：一氧化二氮的流量为9000sccm～10000sccm，高频功率为300W～400W，低频功率为0W，压力为2Torr～2.5Torr，处理时间为15s～30s。
[0013]优选的，该第二预处理不改变硬掩模氮化硅层的厚度。
[0014]优选的，通过实施步骤S2和步骤S3来提高硬掩模氮化硅层的密度。
[0015]优选的，通过实施步骤S2来降低湿法清洗对硬掩模氮化硅层的湿法腐蚀速率。
[0016]优选的，堆叠膜层中硬掩模氮化硅层的下方包括自下而上层叠的盖帽层和金属氮化物层。
[0017]优选的，金属氮化物层的材料为氮化钛。
[0018]如上所述，本申请提供的改善器件高电阻区堆叠膜层的针孔缺陷的方法，具有以下有益效果：位于器件高电阻区的堆叠膜层未出现针孔缺陷。
附图说明
[0019]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
[0020]图1显示为现有技术制备的器件高电阻区堆叠膜层出现的针孔缺陷的示意图；
[0021]图2显示为本申请实施例提供的改善器件高电阻区堆叠膜层的针孔缺陷的方法的流程图；
[0022]图3A显示为形成的器件高电阻区堆叠膜层的剖面结构示意图；
[0023]图3B显示为本申请实施例提供的改善器件高电阻区堆叠膜层的针孔缺陷的方法在图3A示出的堆叠膜层中形成钝化层薄膜的剖面结构示意图；
[0024]图4显示为采用本申请实施例提供的改善器件高电阻区堆叠膜层的针孔缺陷的方法制备的器件高电阻区堆叠膜层未出现针孔缺陷的示意图；
[0025]图5显示为分别实施现有技术、本申请实施例提供的改善器件高电阻区堆叠膜层的针孔缺陷的方法中的第一预处理、第二预处理后堆叠膜层出现针孔缺陷的晶圆位置分布示意图。
具体实施方式
[0026]以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其它优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0027]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0028]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解
为指示或暗示相对重要性。
[0029]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0030]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0031]请参阅图2，其示出了本申请实施例提供的改善器件高电阻区堆叠膜层的针孔缺陷的方法的流程图。
[0032]如图2所示，该改善器件高电阻区堆叠膜层的针孔缺陷的方法包括以下步骤：
[0033]步骤S1，提供一衬底，在衬底上形成一堆叠膜层，堆叠膜层的最上层为硬掩模氮化硅层；
[0034]步骤S2，对硬掩模氮化硅层进行第一预处理，以提高硬掩模氮化硅层的氮含量；
[0035]步骤S3，对硬掩模氮化硅层进行第二预处理，以在硬掩模氮化硅层的上部形成钝化层薄膜。
[0036]在步骤S1中，衬底为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insula tor)或GOI(绝缘体上锗，Germanium On Insulator)等。衬底还可以为包括其他元素半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善器件高电阻区堆叠膜层的针孔缺陷的方法，其特征在于，所述方法包括：步骤S1，提供一衬底，在所述衬底上形成一堆叠膜层，所述堆叠膜层的最上层为硬掩模氮化硅层；步骤S2，对所述硬掩模氮化硅层进行第一预处理，以提高所述硬掩模氮化硅层的氮含量；步骤S3，对所述硬掩模氮化硅层进行第二预处理，以在所述硬掩模氮化硅层的上部形成钝化层薄膜。2.根据权利要求1所述的方法，其特征在于，所述第一预处理使用氮气对所述硬掩模氮化硅层进行低含量的氮掺杂，以提高所述硬掩模氮化硅层的氮含量。3.根据权利要求2所述的方法，其特征在于，所述第一预处理的工艺参数为：所述氮气的流量为9000sccm～10000sccm，高频功率为300W～350W，低频功率为330W～400W，压力为3Torr～4Torr，处理时间为10s～30s。4.根据权利要求1所述的方法，其特征在于，所述第二预处理使用一氧化二氮对所述硬掩模氮化硅层的表面进行...

【专利技术属性】
技术研发人员：罗志刚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：