半导体器件和用于使用激光开槽减少金属毛刺的方法技术

使用夹具形成半导体器件。该夹具包括金属框架、聚合物膜和设置在金属框架和聚合物膜之间的粘合剂层。穿过粘合剂层和聚合物膜形成开口。在开口周围形成凹槽。半导体封装设置在夹具上、在开口之上，其中半导体封装的侧表面邻近凹槽。在半导体封装和夹具之上形成屏蔽层。从夹具上移除半导体封装。从夹具上移除半导体封装。从夹具上移除半导体封装。

【技术实现步骤摘要】
半导体器件和用于使用激光开槽减少金属毛刺的方法


[0001]本专利技术一般地涉及半导体器件，并且更特别地涉及半导体器件和和使用激光开槽来减少金属毛刺的制造半导体器件的方法。

技术介绍

[0002]半导体器件通常在现代电子产品中找到。半导体器件执行各种各样的功能，例如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转换成电能以及为电视显示器产生视觉图像。半导体器件在通信、功率转换、网络、计算机、娱乐和消费产品的领域中找到。半导体器件也在军事应用、航空、汽车、工业控制器和办公设备中找到。
[0003]半导体器件通常使用两种复杂的制造工艺来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电元器件。有源电元器件，例如晶体管和二极管，具有控制电流流动的能力。无源电元器件，例如电容器、电感器和电阻器，产生为执行电路功能所需的电压和电流之间的关系。
[0004]后端制造指代将完成的晶片切割或单片化成个体半导体管芯并封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了单片化半导体管芯，晶片沿着晶片的称为切道或划线的非功能区被刻划和断开。使用激光切割工具或锯条将晶片单片化。在单片化之后，将个体半导体管芯安装到封装衬底，所述封装衬底包括用于与其他系统元器件互连的引脚或接触焊盘。然后将形成在半导体管芯之上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏、接合引线（bond wire）或其他合适的互连结构来进行电连接。将密封剂或其他模制化合物沉积在封装之上以提供物理支撑和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其他系统元器件。
[0005]图1a示出具有基底衬底材料102的半导体晶片100，所述基底衬底材料102例如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其他块体半导体材料。多个半导体管芯或元器件104形成在晶片100上，由非有源、管芯间晶片区域或切道106分离，如以上所述。切道106提供切割区域以将半导体晶片100单片化成个体半导体管芯104。在一个实施例中，半导体晶片100具有100
‑
450毫米（mm）的宽度或直径。
[0006]图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104都具有背或非有源表面108和有源表面110，所述有源表面110包含模拟或数字电路，所述模拟或数字电路被实现为形成在管芯内或管芯之上且根据管芯的电设计和功能而电互连的有源器件、无源器件、导电层和电介质层。例如，电路可以包括：一个或多个晶体管、二极管和其他电路元件，其形成在有源表面110内以实现模拟电路或数字电路，例如数字信号处理器（DSP）、ASIC、MEMS、存储器或其他信号处理电路。半导体管芯104也可以包含集成无源器件（IPD），例如电感器、电容器和电阻器以用于RF信号处理。半导体晶片100的背面108可以经历可选的背面研磨操作，该操作利用机械研磨或蚀刻工艺，以去除基底材料102的一部分并减小半导体晶片100和半导体管芯104的厚度。
[0007]使用PVD、CVD、电解电镀、化学镀或其他合适的金属沉积工艺在有源表面110之上形成导电层112。导电层112包括一层或多层铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）或其他合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘而操作。
[0008]如图1b所示，导电层112可以形成为与半导体管芯104的边缘相距第一距离并排设置的接触焊盘。替代地，导电层112可以形成为如下接触焊盘：其在多行中偏移使得第一行接触焊盘设置在离管芯的边缘第一距离处，并且与第一行交替的第二行接触焊盘设置在离管芯的边缘第二距离处。导电层112表示在半导体管芯104之上形成的最后导电层，其具有用于随后电互连到更大系统的接触焊盘。然而，在有源表面110上的实际半导体器件和用于信号路由的接触焊盘112之间可以形成一个或多个中间导电和绝缘层。
[0009]使用蒸发、电解电镀、化学镀、球滴或丝网印刷工艺在导电层112之上沉积导电凸块材料。凸块材料可以是具有可选助焊剂溶液的Al、Sn、Ni、Au、Ag、铅（Pb）、铋（Bi）、Cu、焊料以及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合工艺将凸块材料接合到导电层112。在一个实施例中，通过将凸块材料加热到其熔点以上来使该材料回流以形成导电球或凸块114。在一个实施例中，导电凸块114形成在具有润湿层、阻挡层和粘附层的凸块下金属化（UBM）之上。导电凸块114也可以被压缩接合或热压接合到导电层112。导电凸块114表示一种类型的可以在导电层112之上形成以用于到衬底的电连接的互连结构。互连结构也可以使用接合引线、导电膏、柱形凸块、微凸块、导电柱或其他电互连。
[0010]在图1c中，使用锯条或激光切割工具118通过切道106将半导体晶片100单片化成个体半导体管芯104。个体半导体管芯104可以被检查和电测试，以标识单片化后的KGD。
[0011]一种形成半导体封装（例如图2a和2b中所示的封装）的方法涉及在封装衬底120之上设置经单片化的半导体管芯104。一个或多个分立元器件122可以设置在具有半导体管芯的封装衬底之上，以提供附加功能。密封剂124沉积在衬底120、半导体管芯104和分立元器件122之上。
[0012]半导体器件经常容易经受以下各项的影响：电磁干扰（EMI）、射频干扰（RFI）、谐波失真或其他器件间干扰（例如，电容性、电感性或导电耦合，也称为串扰），其可能干扰它们的操作。高速模拟电路，例如射频（RF）滤波器或数字电路也会产生干扰。
[0013]导电层通常形成在半导体封装之上，以屏蔽封装内的电子部件免受EMI和其他干扰。被屏蔽的元器件被包封在绝缘模制化合物中，然后导电层被溅射到模制化合物上以在元器件周围形成屏蔽层。屏蔽层在信号可能影响封装内的半导体管芯和分立元器件之前吸收EMI，否则其可能会发生故障。屏蔽层也形成在具有预期产生EMI的元器件的封装之上，以保护附近的器件。
[0014]图2a示出在密封剂124之上形成以保护半导体管芯104免受EMI的屏蔽层130。衬底120设置在夹具132上，夹具中具有开口134，使得衬底平放，即使衬底下面具有凸块136。屏蔽层130被溅射在封装之上，以完全覆盖顶面和侧面。屏蔽层的一部分130a延伸到周围的夹具上。
[0015]在形成屏蔽层130之后，如图2b所示，从夹具132去除半导体封装。现有技术方法的一个问题是屏蔽层的部分130a从夹具上剥离，并作为毛刺保持附着到封装。完成的封装必
须进行机械加工、刷或以其他方式处理来去除剩余的毛刺。毛刺去除工艺是需要复杂机制的额外处理步骤。此外，松散的毛刺可能会粘在元器件上，并潜在地经由无意的短路而导致故障。因此，需要一种用于形成屏蔽层的改进的方法和器件，其减少毛刺形本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：提供夹具，所述夹具包括金属框架、聚合物膜和设置在所述金属框架和所述聚合物膜之间的粘合剂层；穿过所述粘合剂层和所述聚合物膜形成开口；在所述开口周围形成凹槽；将半导体封装设置所述夹具上、在所述开口之上，其中半导体封装的侧表面邻近所述凹槽；和在所述半导体封装和所述夹具之上形成屏蔽层。2.根据权利要求1所述的方法，还包括从所述夹具移除所述半导体封装。3.根据权利要求1所述的方法，还包括将所述半导体封装设置在所述凹槽之上。4.根据权利要求1所述的方法，还包括设置所述半导体封装，其中在所述凹槽和所述半导体封装之间具有间隙。5.根据权利要求1所述的方法，还包括形成延伸到所述聚合物膜中或延伸穿过所述聚合物膜的凹槽。6.根据权利要求1所述的方法，还包括将所述凹槽仅形成到所述粘合剂层中。7.一种制造半导体器件的方法，包括：提供夹具；在所述夹具中形成凹槽；将半导体封装设置在所述夹具上，其中所述半导体封装的侧表面邻近所述凹槽；和在所述半导体封装...

【专利技术属性】
技术研发人员：金昌伍，郑珍熙，李大博，李永康，丁庸振，
申请(专利权)人：星科金朋私人有限公司，
类型：发明
国别省市：