一种端口插入检测电路制造技术

本发明专利技术公开了一种端口插入检测电路，涉及检测电路技术领域。为了解决现有技术中，由于端口与检测引脚之间总是存在一条低阻抗通路，该低阻抗通路产生漏电流，使得终端功耗增加，终端待机时间缩短的问题而发明专利技术。本发明专利技术提供的一种端口插入检测电路，该电路包括：电源、定时开关和低阻抗通路；所述电源与定时开关相连，用于为所述端口插入检测电路提供检测能量；所述定时开关连接在所述电源与所述低阻抗通路之间，用于控制所述电源定时为所述端口插入检测电路提供检测能量；所述低阻抗通路一端与所述定时开关相连，另一端与外设插入端口相连，用于传输端口插入检测信号。

【技术实现步骤摘要】

本专利技术涉及检测电路
，尤其涉及一种端口插入检测技术。
技术介绍
目前，耳才几，micro SD (Micro Secure Digtal memory Card,孩史型安全数码存 储卡)等端口检测方法有很多种按检测信号，可以分为数字检测和模拟检测 两种；按检测原理，可以分为机构检测、电路检测。其中，按照检测原理分类 中电路检测可以进一步包括高电平检测，低电平检测；按照检测原理分类中 机构检测可以进一步包括比较器检测。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下问题 在高电平检测、低电平检测或比较器检测过程中，端口与检测引脚之间总 是存在一条低阻抗通路，该低阻抗通路产生漏电流，使得终端的功耗大大增加， 缩短了终端的待机时间。
技术实现思路
本专利技术实施例提供了一种端口插入检测电路，以实现降低终端功耗，增加 终端待机时间的目的。在实现本专利技术技术方案的过程中，本专利技术实施例提供了 一种端口插入检测 电路，该电路包括电源、定时开关和低阻抗通路；所述电源与定时开关相连，用于为所述端口插入检测电路提供检测能量； 所述定时开关连接在所述电源与所述低阻抗通路之间，用于控制所述电源 定时为所述；所迷低阻抗通路一端与所述定时开关相连，另一端与外设插入端口相连， 用于传输端口插入检测信号。本专利技术实施例提供的一种端口插入检测电路，通过在所述电源与所述低阻 抗通路之间设置定时开关，使得电源按照定时开关的开闭，定时的为端口插入 检测电路提供检测能量，使得低阻抗通路所产生漏电流的功耗大大降低，从而 终端的待机功耗也相应降低，增加了终端的待机时间。 附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种端口插入检测电路图2为本专利技术实施例提供的当所述的端口插入检测采用高电平检测时，一 种端口插入检测电路图3为本专利技术实施例提供的当所述的端口插入检测釆用低电平检测时，一 种端口插入检测电路图4为本专利技术实施例提供的当所述的端口插入检测采用比较器检测时，一 种端口插入检测电路图。 具体实施例方式下面结合附图对本专利技术实施例提供的 一种端口插入检测电路进行详细描述。如图l所示，为本专利技术实施例提供的一种端口插入检测电路，该电路包括 电源、定时开关和低阻抗通路；所述电源与定时开关相连，用于为所述端口插入检测电路提供检测能量；所述定时开关连接在所述电源与所述低阻抗通路之间，用于控制所述电源 定时为所述端口插入检测电路提供检测能量；所述^f氐阻抗通路一端与所述定时开关相连，另 一端与外iS:插入端口相连， 用于传输端口插入检测信号。需要注意的是，所述的定时开关可以通过CMOS ( Complementary Metal-Oxide-Semiconductor,互补的金属氧化物半导体)开关来完成；该开关通 过占空比可配置的波形来控制开闭。所述的定时开关不仅限于所述的提到的 CMOS开关，还可以为其他任意可以完成定时开闭的开关。以下都以可控的CMOS开关为例，对本专利技术进行详细的说明。如图2所示，为本专利技术实施例提供的当所述的端口插入检测采用高电平检 测时，所述的低阻抗通路包括上拉电阻和下拉电阻；所述的上拉电阻一端与所述定时开关相连，另一端与所述外设插入端口中 的管脚2相连，用于限制所述低阻抗通路的电流；所述的下拉电阻一端与所述外设插入端口中的管脚1相连，另一端接地 GND,用于与所述上拉电阻共同限制所述低阻抗通路的电流。当外设插入，如图2所示中的外设插入端口中的管脚1与管脚2由接触状 态变为断开状态，此时上拉电阻与下拉电阻断开，使得下拉电阻在整个低通阻 抗通路中失效，插入端口检测引脚输出高电平；当外设拔出，如图2所示中的 外设插入端口中的管脚1与管脚2由断开状态变为接触状态，插入端口检测引 脚输出低电平。这样，BB (Baseband,基带)芯片可以通过端口插入检测电路 的插入端口检测引脚输出信号电平的变化来判断端口是否有插入。需要注意的是，当所述的外设拔出端口，如图2所示中的外设插入端口中的管脚1与管脚2由断开状态变为接触状态，此时低阻抗通路导通，产生漏电流。如果电源电压为1.8V，上拉电阻为100K，下拉电阻为10K,则漏电流为1.8V/(100+10) K-16uA;如果电源电压为2.5V则漏电流更大，使得终端功耗很大。由于本专利技术采用了定时开关，使得在外设拔出端口后，定时闭合开关，控 制端口插入检测电路进行定时检测。例如如果该定时开关采用由逻辑电路控制开关的CMOS进行闭合打开时，通过配置逻辑电路输出占空比为1%的波形进 行控制CMOS开关，则漏电流为16uA的可以降低为16uA x 1 %=0.16uA。如图3所示，为本专利技术实施例提供的当所述的端口插入检测采用低电平检 测时，所述的低阻抗通路包括限流电阻；所述限流电阻一端与所述定时开关相连，另一端与所述外设插入端口中的 管脚2相连，用于限制所述低阻抗通路的电流。当外设SD ( Secure Digtal memory Card,安全数码存储卡)卡插入，如图3 所示管脚2与管脚3相连接地GND，此时插入端口检测引脚输出低电平；当外 设SD卡未插入，如图3所示管脚2与管脚3断开，此时插入端口检测引脚由于 电源上拉输出高电平。这样，BB芯片可以通过端口插入检测电路的插入端口检 测引脚输出信号电平的变化来判断端口是否有插入。需要注意的是，当所述的外设插入端口且终端处于待机状态时，如图3所 示中的外设插入端口管脚2与管脚3相连接地GND,使得由限流电阻组成的低 阻抗通路导通，从而产生漏电流。如果电源电压为1.8V，限流电阻为100K，则 漏电流为1.8V/100K=18uA;如果电源电压为2.5V则漏电流更大，使得终端功 耗很大。由于本专利技术采用了定时开关，使得在外设插入端口后，定时闭合开关，控 制端口插入检测电路进行定时检测。例如如果该定时开关采用由逻辑电路控制开关的CMOS进行闭合打开时，通过配置逻辑电路输出占空比为1%的波形进 行控制CMOS开关，则漏电流为18uA的可以降低为18uAx 1%=0.18uA。如图4所示，为本专利技术实施例提供的当所述的端口插入检测采用比较器检测 时，所述的低阻抗通路由上拉电阻与插入外设的阻抗组成。当外设未插入，则端口检测引脚置空，电源通过定时开关与上拉电阻将给 比较器输入高电压，即电压>95%参考电压；当外设插入，则端口检测引脚将外 设阻抗与上拉电阻相连，导通一条低阻抗通路，使得比较器输出10% ~95%之 间的参考电压，由PMU ( Power Manager Unit,电源管理单元)内部寄存器记录 所述比较器输出的电压；然后，PMU内部比较器产生的中断，可以通过IRQ (InterruptRequest,中断请求)上报给BB。这样，BB芯片可以通过IRQ上报的 电压来判断外设插入端口是否有插入。需要注意的是，当所述的外设插入端口且终端处于待机状态时，如图4所示 中的外设插入端口管脚1与外设相连接地GND本文档来自技高网...

【技术保护点】
一种端口插入检测电路，其特征在于，包括：电源、定时开关和低阻抗通路；　所述电源与定时开关相连，用于为所述端口插入检测电路提供检测能量；　所述定时开关连接在所述电源与所述低阻抗通路之间，用于控制所述电源定时为所述端口插入检测电路提 供检测能量；　所述低阻抗通路一端与所述定时开关相连，另一端与外设插入端口相连，用于传输端口插入检测信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：焦民，郝艳仲，阳向前，
申请(专利权)人：深圳华为通信技术有限公司，
类型：发明
国别省市：94[中国|深圳]