内存干扰测试的系统与方法技术方案

本发明专利技术公开了一种内存干扰测试的系统与方法，内存干扰测试的系统至少包含一内存、一递移单元、一写入单元、一读出单元、及一判别单元。主要藉由递移单元，将待测试的每一个存储区的指向，依序递移至下一个存储区，针对每一个存储区来回写入、判读储存内容，以判别出具有写入干扰情形的不良内存。

【技术实现步骤摘要】

本专利技术是一种，特别是指一种应用来回测试以 判别出具有写入干扰情形的不良内存的系统与方法。
技术介绍
内存一般测试方式为针对某一地址写入一内容，再读回该内存单元的内容 作比对。但是若为不良的内存，在写入过程中，内存单元之间会相互干扰，如 在写入某一地址时，另一个地址的内容也会被更改。现有针对内存写入干扰的测试方式，为写入一内存地址后，再把其它内存 地址中的内容读出作判断。但以现有的内存写入干扰测试，必须在每写入一个 内存地址后，需读取整个内存来进行内容比对，因此需要耗费很长的内存读取 比对的时间。因此现有内存的写入干扰测试尚需要改进。
技术实现思路
本专利技术所要解决的技术问题在于提供一种，主 要是应用来回写入并判读计忆体中存储区的储存内容的方式，以测试出具有写 入干扰情形的不良内存。本专利技术的主要目的，在于提出一种内存干扰测试的方法，自一启始地址的该存储区开始，依序写入一特定内容(pattem)至内存的存储区，并且读取下一 个地址的存储区，判读下一个地址的该存储区中的储存内容是否被写入数据， 以测试出具有写入干扰情形的不良内存的方法。本专利技术的另一目的，在于提出一种内存干扰测试的系统，至少包含 一内 存，具有多个存储区，每个该存储区具有一指定地址； 一递移单元，将待测试 的每一个该存储区的该指定地址的指向，依序递移至下一个该存储区； 一写入 单元，以该递移单元所指向的该指定地址，依序写入一特定内容(pattem)至该 指定地址的该存储区中； 一读出单元，自该指定地址的下一个地址的该存储区中读取储存内容；以及一判别单元，判断该读出单元读出的储存内容是否为空值，并作出相对应的判断结果。藉此，以本专利技术提出的，可针对内存中不同地址的存储区间作写入干扰测试，例如在将数据写入某一地址的存储区后，测 试其写入过程是否会影响到该地址之前或之后的存储区中内容。且在每次判读 时，仅针对一个存储区中的储存内容作读取、判断，因此可省去现有技术必须 针对整块内存作读出、判断内容的时间，故本案可以较少的时间做到判断系统 是否有内存干扰错误发生，以达到测试出具有写入干扰情形的不良内存的目 的。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，所附 图式的详细说明如下图1为本专利技术内存干扰测试的系统方块图2A、 2B为本专利技术内存干扰测试的示意图3A、 3B为本专利技术内存干扰测试的方法步骤流程图。 其中附图标记为100:内存干扰测试系统 110:内存1101 110n:存储区 120:递移单元 130:写入单元 140:读出单元 150:判别单元200 ~ 212:方法步骤具体实施例方式本专利技术为一种，主要是用以测试计忆体产品， 应用来回写入并判读计忆体中存储区的储存内容的方式，以测试出具有写入干 扰情形的不良内存。以下配合图标先说明本专利技术内存干扰测试的系统的较佳实施例，再应用本专利技术方法技术，详细说明本专利技术的步骤流程。配合参照图l，为本专利技术内存干扰测试的系统方块图。如图所示，本专利技术提出的内存干扰测试的系统100，至少包含一内存110、 一递移单元120、 一 写入单元130、 一读出单元140、及一判别单元150。内存110具有多个存储 区1101 110n，每个该存储区具有一指定地址。递移单元120系将待测试的 每一个该存储区1101 110n的该指定地址的指向，依序递移至下一个存储区。 写入单元130以该递移单元120所指向的该指定地址，依序写入一特定内容 (pattern),如写入AA字符，至该指定地址的该存储区1101 110n中。读出单 元140自该指定地址的存储区的下一个地址的该存储区中读取储存内容。判别 单元150判断该读出单元140读出的储存内容是否为空值，并作出相对应的判 断结果，即当该判别单元150判断出该存储区1101 110n中的储存内容不为 空值，则判定该内存IIO具有写入干扰的情形。接着，配合参照图2A、 2B，为本专利技术内存干扰测试的示意图。前述的递 移单元120将该指定地址的指向依序递移的方式，包含从一首段地址依序递移 至一末段地址(如图2A所示)，或从该末段地址依序递移至该首段地址(如图2B 所示)。而其中，该首段地址指该内存110中第一段存储区1101的启始地址， 该末段地址指该内存110中最后一段存储区110n的启始地址。配合参照图3A、 3B，为本专利技术内存干扰测试的方法步骤流程图。本专利技术 的内存干扰测试的方法，应用来回写入并判读计忆体中存储区的储存内容的方 式，以测试出具有写入干扰情形的不良内存，因此分为两个阶段。首先于第一 阶段开始，参照图3A，清空该内存110中的所有该存储区1101 110n(步骤200) 。接着，写入一特定内容(pattem)至一首段地址的第一段存储区1101 (步骤201) ，如写入AA字符。接着，读取下一个存储区110m(步骤202)。然后，判 断该存储区110m中的储存内容是否为空值(步骤203)。于步骤203中，若判 断出该存储区110m中的储存内容不为空值，则表示该内存110当中某一段存 储区在写入数据过程中，会干扰到该内存110上其它的存储区，因此该内存 110具有写入干扰的缺陷，判定该内存具有写入干扰的情形(步骤212)。若步 骤203中，该存储区110m中的储存内容仍为空值，则继续写入该特定内容 (pattem)至该存储区110m(步骤204)。步骤204之后，判断是否完成所有该存 储区1101 ~ 110n的判别(步骤205)，若尚未完成有该存储区1101 110n的判别，则回到步骤202读取下一个存储区llOrn。直到判别末段地址的最后一段 存储区110n为止，且均无写入干扰的缺陷，才进入第二阶段的测试。接下来，参照图3B，第二阶段一开始，即针对第一阶段测试过的内存110， 先清空该内存110内的所有存储区1101 110n(步骤206)。然后，写入该特定 内容(pattem)至一末段地址的最后一段存储区110n(步骤207)，如写入AA字 符。接着，读取下一个存储区110m(步骤208)。然后，判断该存储区110m中 的储存内容是否为空值(步骤209)。于步骤209中，若判断出该存储区110m 中的储存内容不为空值，则表示该内存110当中某一段存储区在写入数据过程 中，会干扰到该内存IIO上其它的存储区，因此该内存IIO具有写入干扰的缺 陷，判定该内存具有写入干扰的情形(歩骤212)。若步骤209中，该存储区110m 中的储存内容仍为空值，则继续写入该特定内容(pattern)至该存储区110m(步 骤210)。步骤210之后，判断是否完成所有该存储区1101 110n的判别(步骤 205)，若尚未完成有该存储区1101 110n的判别，则回到步骤208读取下一 个存储区110m。直到回到判别首段地址的第一段存储区1101为止，才结束第 二阶段的测试，并结束本专利技术内存写入干扰的测试流程。其中，前述的该首段 地址系指该内存110中第一段存储区1101的启始地址，该末段地址指该内存 IIO中最后一段存储区110n的启始地址。虽然本专利技术已以一较佳实施例揭露如上，然其并非用以限定本专利技术，在 不背离本专利技术精神及其实质的情况下，熟悉本领域的技术人员本文档来自技高网...

【技术保护点】
一种内存干扰测试的系统，其特征在于，至少包含：　一内存，具有多个存储区，每个该存储区具有一指定地址；　一递移单元，将待测试的每一个该存储区的该指定地址的指向，依序递移至下一个该存储区；　一写入单元，以该递移单元所指向的该指 定地址，依序写入一特定内容（ｐａｔｔｅｒｎ）至该指定地址的该存储区中；　一读出单元，自该指定地址的下一个地址的该存储区中读取储存内容；以及　一判别单元，判断该读出单元读出的储存内容是否为空值，并作出相对应的判断结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈志伟，卢晓芬，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]