一种可同时控制第一和第二导电类型载流子的器件制造技术

本发明专利技术公开一种可同时控制第一和第二导电类型载流子的器件，包括基板，具有第一表面；主要工作单元，设置在第一表面上，且主要工作单元沿着第一方向嵌入设置在基板内，第一方向垂直于第一表面；第一类型沟道MOS结构，第一类型沟道MOS结构的数量为四个，且间隔对称分布主要工作单元的四周；第二类型沟道MOS结构，间隔设置在第一类型沟道MOS结构背离主要工作单元的一侧；且第二类型沟道MOS结构的数量为四个，间隔对称分布在第一类型沟道MOS结构的四周；其中，第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在基板内，并至少部分暴露在第一表面外；在开启时的导通压降小，抗电磁干扰能力强；在关断时能快速将器件内的过剩载流子抽走，解决了导通压降与关断损耗之间的矛盾关系，提高了器件在开启与关断时的性能。时的性能。时的性能。

【技术实现步骤摘要】
一种可同时控制第一和第二导电类型载流子的器件


[0001]本专利技术涉及功率半导体
，尤其涉及一种可同时控制第一和第二导电类型载流子的器件。

技术介绍

[0002]常规的MCT(MOS
‑
Controlled Thyristor，MOS控制晶闸管)是将MOSFET结构与晶闸管结构简单结合在一起，形成的复合型器件。由于MOS栅绝缘层的电阻非常高，使得器件输入功率非常小，栅极驱动电路简单，开关速度变快。而晶闸管器件具有极低的导通压降和较强的高电流负载能力。因此，将MOS管与晶闸管结合在一起的MCT器件，有效改善常规晶闸管的可控性问题，且电流负载能力增大。
[0003]但是这样的简单组合，使得器件关断时的损耗很大。为了降低关断损耗，提升器件性能，阳极短路型MCT(AS
‑
MCT)和阴极短路型MCT(CS
‑
MCT)器件被提出，AS
‑
MCT的结构底部由交替的P+掺杂和N+掺杂区域组成器件的阳极，这样形成的结构与PNP管基区短接，关断时，器件中存在的过剩载流子可以直接通过底部的N+掺杂区域进入阳极，而不需要经过阳极的P+掺杂区域，这使得器件的关断速度加快，缩短了关断时间。CS
‑
MCT结构则是在器件的阴极区域增加了P+型掺杂，使得器件的阴极与NPN管的基区短接，形成载流子沟道，关断时为空穴的抽走提供通道，且抑制NPN管的增益，破坏晶闸管的正反馈机制，这样的短路型结构具有常关断的功能，大大简化了栅极驱动电路，减少了器件关断时间。
[0004]后续随着IGBT器件的发展，且由于MCT器件的主体结构与IGBT器件结构相似，因此MCT器件与IGBT器件之间相互借鉴，已成为当前优化MCT器件的重要手段之一。目前研究比较热门的RC
‑
IGBT器件、CIGBT器件，就是将晶闸管与IGBT结合在一起，利用各自的优异特性，更好的控制开关过程，这样的新器件导通压降小，且关断时的过剩载流子也能快速流向阴极区域，加快关断速度，降低关断损耗。由于栅控晶闸管器件在电能转换中起着至关重要的作用，但是在转换电能的过程中，栅控晶闸管本身也会消耗掉一部分能量，产生能量损耗，同时，器件本身关断时的速度太慢，拖尾电流太长，会降低整个系统的工作效率。另一方面，在电能转换系统中，不可避免的会使用到电容或电感元件，这使得系统中的寄生效应增多，系统工作稳定性无法得到保障。因此，为了解决上述问题，通过对常规结构进行优化，解决关断损耗大，抗电磁干扰能力弱的问题对于人们实际生活生产有着重要的意义。

技术实现思路

[0005]本申请旨在提供一种可同时控制第一和第二导电类型载流子的器件，解决了现有晶闸管导通压降与关断损耗折衷关系差、抗电磁干扰能力弱、实用性差的问题。
[0006]第一方面，本申请提供一种可同时控制第一和第二导电类型载流子的器件，包括
[0007]基板，具有第一表面；
[0008]主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；
[0009]第一类型沟道MOS结构，所述第一类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；
[0010]第二类型沟道MOS结构，间隔设置在所述第一类型沟道MOS结构背离所述主要工作单元的一侧；且所述第二类型沟道MOS结构的数量为四个，间隔对称分布在所述第一类型沟道MOS结构的四周；
[0011]其中，所述第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在所述基板内，并至少部分暴露在所述第一表面外。
[0012]在本申请的部分实施例中，所述主要工作单元包括栅控区，所述栅控区包括第四电极、第一绝缘材料、第五电极、第五电极重掺杂欧姆接触区以及第五电极基区；
[0013]所述第四电极设置于所述第一绝缘材料内，所述第五电极基区设置于所述第五电极下端，所述第五电极重掺杂欧姆接触区设置于所述第五电极基区内，且位于所述第一绝缘材料的侧边。
[0014]在本申请的部分实施例中，所述第一绝缘材料、所述第四电极以及所述第五电极重参杂欧姆接触区围合形成正方形结构，所述正方形结构将所述第五电极基区包围。
[0015]在本申请的部分实施例中，所述第二类型沟道MOS结构包括第二电极、第三电极、第五绝缘材料、第三电极重掺杂欧姆接触区、第一耗尽区域以及第二导电类型半导体；
[0016]所述第二电极设置于所述第五绝缘材料内，所述第三电极设置在所述第五绝缘材料和第一绝缘材料间，所述第三电极重掺杂欧姆接触区设置在所述第三电极下端，所述第一耗尽区域设置在所述第三电极重掺杂欧姆接触区下端，所述第二导电类型半导体设置在所述第一耗尽区域和第五绝缘材料下端，所述晶闸管区与所述第二导电类型半导体相邻。
[0017]在本申请的部分实施例中，多个所述第二类型沟道MOS结构按所述第三电极重掺杂欧姆接触区和第一耗尽区域均与第五绝缘材料相接触连接的形式并列设置。
[0018]在本申请的部分实施例中，所述第一类型沟道MOS结构包括第五绝缘材料、第二电极、第一电极、第一电极重掺杂欧姆接触区、第一电极基区以及第一导电类型半导体；
[0019]所述第二电极设置于所述第五绝缘材料内，所述第一电极基区设置于所述第一电极下端，所述第一电极重掺杂欧姆接触区设置于所述第一电极基区内，且位于所述第五绝缘材料的侧边，所述第一导电类型半导体设置于第一电极基区下端，且位于所述第五绝缘材料的侧边。
[0020]在本申请的部分实施例中，所述主要工作单元还包括晶闸管区，所述晶闸管区包括第一晶体管发射区、第一晶体管基区、第一晶体管集电极区、缓冲区、阳极发射区以及第七电极；
[0021]所述第一晶体管发射区设置于所述第五电极基区下端，所述第一晶体管基区设置于所述第一晶体管发射区和第一绝缘材料下端；所述第一晶体管集电极区设置于所述第一晶体管基区、第二导电类型半导体和第一导电类型半导体下端，所述缓冲区和阳极发射区依次设置在所述第一晶体管集电极区下端，所述第七绝缘设置于所述阳极发射区下端，所述第一晶体管基区与所述第二导电类型半导体相邻。
[0022]在本申请的部分实施例中，所述基板还包括沿着第一方向设置的第一晶体管基区、第一导电类型半导体、第一晶体管集电极区、缓冲区、阳极发射区、第七电极。
[0023]本申请所提供的一种可同时控制第一和第二导电类型载流子的器件，包括基板，
具有第一表面；主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；第一类型沟道MOS结构，所述第一类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；第二类型沟道MOS结构，间隔设置在所述第一类型沟道MOS结构背离所述主要工作单元的一侧；且所述第二类型沟道MOS结构的数量为四个，间隔对称分布在所述第一类型沟道MOS结构的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可同时控制第一和第二导电类型载流子的器件，其特征在于，包括基板，具有第一表面；主要工作单元，设置在所述第一表面上，且所述主要工作单元沿着第一方向嵌入设置在所述基板内，所述第一方向垂直于所述第一表面；第一类型沟道MOS结构，所述第一类型沟道MOS结构的数量为四个，且间隔对称分布所述主要工作单元的四周；第二类型沟道MOS结构，间隔设置在所述第一类型沟道MOS结构背离所述主要工作单元的一侧；且所述第二类型沟道MOS结构的数量为四个，间隔对称分布在所述第一类型沟道MOS结构的四周；其中，所述第一类型沟道MOS结构和第二类型沟道MOS结构均沿着第一方向嵌入设置在所述基板内，并至少部分暴露在所述第一表面外。2.根据权利要求1所述的同时控制第一导电类型载流子和第二导电类型的器件，其特征在于，所述主要工作单元包括栅控区，所述栅控区包括第四电极(141)、第一绝缘材料(211)、第五电极(151)、第五电极重掺杂欧姆接触区(301)以及第五电极基区(401)；所述第四电极(141)设置于所述第一绝缘材料(211)内，所述第五电极基区(401)设置于所述第五电极(151)下端，所述第五电极重掺杂欧姆接触区(301)设置于所述第五电极基区(401)内，且位于所述第一绝缘材料(211)的侧边。3.根据权利要求2所述的同时控制第一导电类型载流子和第二导电类型的器件，其特征在于，所述第一绝缘材料(211)、所述第四电极(141)以及所述第五电极重参杂欧姆接触区(301)围合形成正方形结构，所述正方形结构将所述第五电极基区(401)包围。4.根据权利要求1所述的同时控制第一导电类型载流子和第二导电类型的器件，其特征在于，所述第二类型沟道MOS结构包括第二电极(121)、第三电极(131)、第五绝缘材料(201)、第三电极重掺杂欧姆接触区(421)、第一耗尽区域(431)以及第二导电类型半导体(451)；所述第二电极(121)设置于所述第五绝缘材料(201)内，所述第三电极(131)设置在所述第五绝缘材料(201)和第一绝缘材料(211)间，所述第三电极重掺杂欧姆接触区(421)设置在所述第三电极(131)下端，所述第一耗尽区域(431)设置在所述第三电极重掺杂欧姆接触区(421)下端，所述第二导电类型半导体(451)设置在所述第一耗尽区域(431)和第五绝缘材料(2...

【专利技术属性】
技术研发人员：汪志刚，余建祖，
申请(专利权)人：图灵芯半导体成都有限公司，
类型：发明
国别省市：