半导体结构、存储器及半导体结构的制造方法技术

本公开实施例涉及半导体领域，提供一种半导体结构、存储器及半导体结构的制造方法，半导体结构包括：阵列半导体层，具有多个存储块，所述存储块包括多条位线和多条字线；与所述阵列半导体层相键合的外围半导体层，所述外围半导体层包括字线驱动区域和感测放大区域；所述感测放大区域的感测放大器与所述位线电连接，所述字线驱动区域的字线驱动器与所述字线电连接；所述字线驱动区域和所述感测放大区域在所述阵列半导体层上的正投影与至少一个所述存储块在所述阵列半导体层上的正投影至少部分重叠。本公开实施例至少提高半导体结构的集成度，提高生产效率和半导体结构的性能。提高生产效率和半导体结构的性能。提高生产效率和半导体结构的性能。

【技术实现步骤摘要】
半导体结构、存储器及半导体结构的制造方法


[0001]本公开属于半导体领域，具体涉及一种半导体结构、存储器及半导体结构的制造方法。

技术介绍

[0002]存储器通常包括半导体层及形成在半导体层上的存储块和外围器件。具体而言，存储块用于存储数据，其可以包括存储单元以及与存储单元相连的字线和位线；外围器件用于控制存储块的读取过程，其可以包括字线驱动器和感测放大器。
[0003]然而，外围器件和存储块在半导体层上所占据的面积较大，存储器的尺寸有待进一步缩小。另外，存储器的生产工艺较为复杂，存储器的性能也有待提升。

技术实现思路

[0004]本公开实施例提供一种半导体结构、存储器及半导体结构的制造方法，至少有利于缩小存储器的尺寸。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：阵列半导体层，具有多个存储块，所述存储块包括多条位线和多条字线；与所述阵列半导体层相键合的外围半导体层，所述外围半导体层包括字线驱动区域和感测放大区域；所述感测放大区域的感测放大器与所述位线电连接，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：阵列半导体层，具有多个存储块，所述存储块包括多条位线和多条字线；与所述阵列半导体层相键合的外围半导体层，所述外围半导体层包括字线驱动区域和感测放大区域；所述感测放大区域的感测放大器与所述位线电连接，所述字线驱动区域的字线驱动器与所述字线电连接；所述字线驱动区域和所述感测放大区域在所述阵列半导体层上的正投影与至少一个所述存储块在所述阵列半导体层上的正投影至少部分重叠。2.根据权利要求1所述的半导体结构，其特征在于，所述字线驱动区域的字线驱动器与所述存储块一一对应电连接，且一所述字线驱动区域在所述阵列半导体层上的正投影位于对应的一所述存储块在所述阵列半导体层上的正投影内；和/或，所述感测放大区域的感测放大器与所述存储块一一对应电连接，且一所述感测放大区域在所述阵列半导体层上的正投影位于对应的一所述存储块在所述阵列半导体层上的正投影内。3.根据权利要求2所述的半导体结构，其特征在于，所述字线沿第一方向延伸，所述位线沿第二方向延伸，所述第一方向垂直于所述第二方向；所述字线驱动区域的延伸方向相对于所述第一方向和所述第二方向倾斜；和/或，所述感测放大区域的延伸方向相对于所述第一方向和所述第二方向倾斜。4.根据权利要求3所述的半导体结构，其特征在于，所述字线驱动区域的延伸方向分别与所述第一方向和所述第二方向的夹角为30
°
~60
°
；和/或，所述感测放大区域的延伸方向分别与所述第一方向和所述第二方向的夹角为30
°
~60
°
。5.根据权利要求4所述的半导体结构，其特征在于，所述字线驱动区域和/或所述感测放大区域在所述阵列半导体层上的正投影覆盖所述存储块在所述阵列半导体层上的正投影的中心位置。6.根据权利要求2所述的半导体结构，其特征在于，所述字线沿第一方向延伸，所述位线沿第二方向延伸，所述第一方向垂直于所述第二方向；所述字线驱动区域的延伸方向与所述第一方向或所述第二方向平行，和/或，所述感测放大区域的延伸方向与所述第一方向或所述第二方向平行。7.根据权利要求1所述的半导体结构，其特征在于，在第一方向排布的相邻两个所述存储块构成存储组，或，在第二方向排布的相邻两个所述存储块构成存储组；一所述字线驱动区域在所述阵列半导体层上的正投影与一所述存储组的两个所述存储块在所述阵列半导体层上的正投影至少部分重叠；和/或，一所述感测放大区域在所述阵列半导体层上的正投影与一所述存储组的两个所述存储块在所述阵列半导体层上的正投影至少部分重叠。8.根据权利要求7所述的半导体结构，其特征在于，
所述字线沿所述第一方向延伸，所述位线沿所述第二方向延伸，所述第一方向垂直于所述第二方向；所述字线驱动区域的延伸方向相对于所述第一方向和所述第二方向...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：