存储器版图及存储器制造技术

本公开涉及一种存储器版图及存储器，存储器版图包括：数据处理版图，在排列方向上包括：n个子处理版图，每一子处理版图对应连接数据传输线；其中，在数据传输线的延伸方向上，数据传输线设置于对应连接的子处理版图的延长区域内，排列方向与数据传输线的延伸方向垂直，n条数据传输线之间的间隙构成n

【技术实现步骤摘要】
存储器版图及存储器


[0001]本公开涉及半导体版图设计领域，特别涉及一种存储器版图及存储器。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)中包括数量庞大的存储单元，DRAM以通过向存储单元的电容器中存储电荷以完成数据写入操作，或读取存储单元的电容器中的电荷以完成数据读出操作，从而实现数据的存储。
[0003]为了保证DRAM的数据的准确性，即保证对DRAM中目标存储单元读写数据的准确性，DRAM中还包括反熔丝存储阵列，反熔丝存储阵列用于记录错误的存储单元的地址信息，从而进行相应存储单元的修正。
[0004]然而，目前存储器版图中反熔丝存储阵列版图与存储阵列版图之间的线道布局比较混乱。

技术实现思路

[0005]本公开实施例提供一种存储器版图及存储器，以优化存储器版图中部分线道布局比较混乱的问题。
[0006]本公开一实施例提供了一种存储器版图，包括：数据处理版图，用于定义数据处理结构，数据处理结构用于对与存储块交互的数据进行数据传输与放大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器版图，其特征在于，包括：数据处理版图（20），用于定义数据处理结构，所述数据处理结构用于对与存储块（11）交互的数据进行数据传输与放大，所述数据处理版图（20）在排列方向上包括：n个子处理版图（21），每一所述子处理版图（21）对应连接数据传输线（40）；其中，在所述数据传输线（40）的延伸方向上，所述数据传输线（40）设置于对应连接的所述子处理版图（21）的延长区域内，所述排列方向与所述数据传输线的延伸方向垂直，n条所述数据传输线（40）之间的间隙构成n
‑
1个间隙位；反熔丝存储阵列版图（50），用于定义反熔丝阵列，所述反熔丝阵列用于记录所述存储块（11）中错误的存储单元的地址信息，所述反熔丝存储阵列版图（50）包括n
‑
1个反熔丝子阵列版图（51），所述n
‑
1个反熔丝子阵列版图（51）一一对应设置于所述n
‑
1个间隙位中；反熔丝控制电路版图（60），用于定义反熔丝控制电路，所述反熔丝控制电路用于控制选中所述反熔丝阵列中的目标反熔丝单元，所述反熔丝控制电路版图（60）设置于任意所述间隙位中。2.根据权利要求1所述的存储器版图，其特征在于，包括：所述n个子处理版图（21）包括：在排列方向上依次排布的第一子处理版图（211）、第二子处理版图（212）、第三子处理版图（213）和第四子处理版图（214）；所述第一子处理版图（211）连接第一数据传输线（401），所述第二子处理版图（212）连接第二数据传输线（402），所述第三子处理版图（213）连接第三数据传输线（403），所述第四子处理版图（214）连接第四数据传输线（404）；所述第一数据传输线（401）和所述第二数据传输线（402）之间的间隙构成第一间隙位，所述第二数据传输线（402）和所述第三数据传输线（403）之间的间隙构成第二间隙位，所述第三数据传输线（403）和所述第四数据传输线（404）之间的间隙构成第三间隙位；所述n
‑
1个反熔丝子阵列版图（51）包括：第一反熔丝子阵列版图（511）、第二反熔丝子阵列版图（512）和第三反熔丝子阵列版图（513），所述第一反熔丝子阵列版图（511）设置于所述第一间隙位中，所述第二反熔丝子阵列版图（512）设置于所述第二间隙位中，所述第三反熔丝子阵列版图（513）设置于所述第三间隙位中。3.根据权利要求1所述的存储器版图，其特征在于，所述n
‑
1个反熔丝子阵列版图（51）的结构相同。4.根据权利要求1所述的存储器版图，其特征在于，包括：所述反熔丝子阵列版图（51），包括：沿所述数据传输线（40）的延伸方向排列的m个反熔丝集合版图（70），每一所述反熔丝集合版图（70）用于定义反熔丝存储块；所述反熔丝存储阵列版图（50），包括：第一类互联线（701）和第二类互联线（702），其中，所述第一类互联线（701）用于，在排列方向上，耦接n

【专利技术属性】
技术研发人员：李忠华，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：