一种级联型GaN功率器件封装结构制造技术

本发明专利技术公开一种级联型GaN功率器件封装结构，所述AIN层设置空腔，HEMT芯片位于AIN层空腔内，正置于框架基岛的上表面，MOSFET芯片位于AlN层上表面，HEMT芯片的栅极与MOSFET芯片的漏极形成面积堆叠；所述框架引脚包括框架栅极引脚、框架源极引脚和框架漏极引脚，框架栅极引脚、框架源极引脚和框架漏极引脚平行排列且垂直位于框架基岛的同一侧边；HEMT芯片的漏极与框架漏极引脚电气互连，MOSFET芯片的源极与框架源极引脚电气互连，MOSFET芯片的栅极与框架栅极引脚电气互连。本发明专利技术在降低共源共栅级联氮化镓器件寄生电感的同时最大程度实现高效散热。高效散热。高效散热。

【技术实现步骤摘要】
一种级联型GaN功率器件封装结构


[0001]本专利技术涉及半导体技术，尤其涉及一种级联型GaN基功率器件的封装结构。

技术介绍

[0002]作为宽禁带半导体材料的典型代表，GaN材料具有宽禁带、高电子迁移率、高击穿电场、高热导率等特点，在光电子、高压大功率器件和高频微波器件应用方面有着广阔的前景。
[0003]GaN基HEMT可分为增强型和耗尽型两种类型。其中增强型的高压GaN基HEMT制备工艺尚不成熟，例如阈值电压小，完全导通所需要的驱动电压与栅极击穿电压十分接近，对器件的封装和驱动电路要求十分高，可靠性存在隐患。耗尽型GaN基HEMT具有更好的稳定性和更成熟的制备工艺，并且具有更低的导通电阻、更小的寄生结电容，可以实现击穿电压900V以上的高压等优点。但是耗尽型GaN基HEMT是常开器件，不利于开关电源的使用。为了克服这一缺点，可以采用低压硅(Si)基MOSFET芯片与耗尽型的高压GaN基HEMT共栅共源级联结构。
[0004]图1是典型级联型氮化镓功率器件封装结构的器件原理图，其中，MOSFET芯片控制整个器件的导通与关断。图2是图1所示级联GaN器件的一种现有封装结构示意图，该封装结构中采用TO
‑
220铜框架作为封装框架基岛，MOSFET芯片与HEMT芯片通过绝缘胶粘接分别于框架基岛表面的左右两侧，HEMT芯片的栅极G2和硅基MOSFET芯片的源极S1分别通过铜线直接与引脚电气互连。垂直结构的低压MOSFET芯片的漏极D1在芯片的底部，因此根据图1电路连接方式，硅基MOSFET芯片的漏极D1不能直接粘接到框架基岛，需要通过一定方式引出其漏极D1。该技术采用导电银浆工艺将硅基MOSFET芯片粘接在小铜基板上，再采用绝缘胶将小铜基板与TO
‑
220框架基岛连接，来引出硅基MOSFET芯片的漏极D1。
[0005]上述封装结构的缺点在于：硅基MOSFET芯片采用二维平面放置方式，将源极S1通过引线与框架基岛形成电连接，引脚距离较大，键合引线较长，造成寄生电感较大，在GaN基HEMT芯片高频开关过程中，易造成电压信号振荡过大，甚至过冲，开关损耗较大。
[0006]综上，现有级联GaN器件封装结构存在引入额外的引线，造成较大的寄生感抗，引起较大的开关损耗和由于结构布局不同造成的器件堆叠热累积问题。目前解决方法有限，对此提出了一种新型级联GaN器件的封装结构，采用高导热材料和空腔结构相结合来强化散热，实现低成本的封装。

技术实现思路

[0007]本专利技术的目的在于提出一种用于共源共栅级联氮化镓器件的高效散热封装结构，在降低共源共栅级联氮化镓器件寄生电感的同时最大程度实现高效散热。
[0008]实现本专利技术目的的技术解决方案为：一种级联型GaN功率器件封装结构，其特征在于，包括：塑封外壳、HEMT芯片、MOSFET芯片、AlN层、框架基岛和框架引脚，其中：
[0009]所述AIN层设置空腔，HEMT芯片位于AIN层空腔内，正置于框架基岛的上表面，
MOSFET芯片位于AlN层上表面，HEMT芯片的栅极与MOSFET芯片的漏极形成面积堆叠；
[0010]所述框架引脚包括框架栅极引脚、框架源极引脚和框架漏极引脚，框架栅极引脚、框架源极引脚和框架漏极引脚平行排列且垂直位于框架基岛的同一侧边；HEMT芯片的漏极与框架漏极引脚电气互连，MOSFET芯片的源极与框架源极引脚电气互连，MOSFET芯片的栅极与框架栅极引脚电气互连。
[0011]进一步的，所述HEMT芯片为水平结构的高压耗尽型n沟道GaN基HEMT芯片，所述MOSFET芯片为垂直结构的低压增强型n沟道硅基MOSFET芯片。
[0012]进一步的，设HEMT芯片的源极的宽度为w，HEMT芯片的源极的边缘与HEMT芯片边缘距离为L，MOSFET芯片长为L2，HEMT芯片与所述MOSFET芯片面积重叠部分长度为L3，宽度为W3，则L3=L2，W3的范围为[L，L+w]。
[0013]进一步的，所述AIN层的尺寸由HEMT芯片和MOSFET芯片的尺寸和位置关系共同决定，设HEMT芯片长为L1，HEMT芯片为宽为W1，HEMT芯片宽为W2，HEMT芯片与MOSFET芯片面积重叠部分宽度为W3，AIN层的长度为L4，AIN层的宽度为W4，则L4=L1，W4=W1+W2
‑
W3。
[0014]进一步的，所述AIN层位于框架基岛的中心位置，其厚度与MOSFET芯片厚度相等；所述AIN层的空腔位于AIN层的中心位置，空腔四周边缘与AIN层的四周边缘分别平行。
[0015]进一步的，所述AIN层的空腔尺寸取决于HEMT芯片的尺寸大小，需保证HEMT芯片能够设置在空腔内，且空腔厚度等于HEMT芯片厚度。
[0016]进一步的，所述MOSFET芯片的漏极位于所述HEMT芯片源极位置并出现面积重叠以实现两者互连，MOSFET芯片的源极位于靠近框架引脚的一侧，通过引线与HEMT芯片的栅极、框架源极引脚电气连接，MOSFET芯片的栅极位于远离框架引脚的一侧，通过引线与框架栅极引脚实现电气连接。
[0017]进一步的，所述HEMT芯片的栅极、源极和漏极均位于靠近框架引脚的一侧。
[0018]进一步的，所述HEMT芯片的底部与框架基岛通过导电银浆粘接，所述AIN层的空腔位于AIN层的中心位置，空腔四周边缘与AIN层的四周边缘分别平行。
[0019]进一步的，所述HEMT芯片的源级与所述MOSFET芯片的漏极通过焊接实现电气互连。
[0020]本专利技术与现有技术相比，其显著优点为：1）相比于小铜板的封装结构，本结构减少了引入额外引线的数目，降低了寄生电感。2）相比于堆叠的封装结构，本结构实现了芯片的有效散热，避免了热累积效应。3）本结构中AIN层的空腔尺寸可以根据GaN HEMT芯片尺寸大小进行参数灵活设置。
附图说明
[0021]图1是典型级联GaN器件封装结构的器件原理图；
[0022]图2是图1所示级联GaN器件的一种现有封装结构（结构1）的立体结构图；
[0023]图3是另一种现有封装结构（结构2）的结构布局图；
[0024]图4是本专利技术级联GaN功率器件的封装结构（结构3）的器件原理图；
[0025]图5是本专利技术级联GaN功率器件的封装结构（结构3）的布局图；
[0026]图6是本专利技术结构3的带有空腔的AIN层结构图；
[0027]图7 是本专利技术封装结构3的三维立体图；
[0028]图8是本专利技术封装结构3的俯视图；
[0029]图中：1、HEMT芯片；2、MOSFET芯片；3、框架基岛；4、芯片连接层；5、AlN层；6、引线；7、封装外壳；8、框架源极引脚；9、框架漏极引脚；10、框架栅极引脚；11、小铜板；12、HEMT 芯片的源极S2；13、HEMT芯片的漏极D2；14、HEMT芯片的栅极G2；15、MOSFET芯片的源极S1；16、MOSF本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种级联型GaN功率器件封装结构，其特征在于，包括：塑封外壳、HEMT芯片、MOSFET芯片、AlN层、框架基岛和框架引脚，其中：所述AIN层设置空腔，HEMT芯片位于AIN层空腔内，正置于框架基岛的上表面，MOSFET芯片位于AlN层上表面，HEMT芯片的栅极与MOSFET芯片的漏极形成面积堆叠；所述框架引脚包括框架栅极引脚、框架源极引脚和框架漏极引脚，框架栅极引脚、框架源极引脚和框架漏极引脚平行排列且垂直位于框架基岛的同一侧边；HEMT芯片的漏极与框架漏极引脚电气互连，MOSFET芯片的源极与框架源极引脚电气互连，MOSFET芯片的栅极与框架栅极引脚电气互连。2.根据权利要求1所述的级联型GaN功率器件封装结构，其特征在于，所述HEMT芯片为水平结构的高压耗尽型n沟道GaN基HEMT芯片，所述MOSFET芯片为垂直结构的低压增强型n沟道硅基MOSFET芯片。3.根据权利要求1所述的级联型GaN功率器件封装结构，其特征在于，设HEMT芯片的源极的宽度为w，HEMT芯片的源极的边缘与HEMT芯片边缘距离为L，MOSFET芯片长为L2，HEMT芯片与所述MOSFET芯片面积重叠部分长度为L3，宽度为W3，则L3=L2，W3的范围为[L，L+w]。4.根据权利要求1所述的级联型GaN功率器件封装结构，其特征在于，所述AIN层的尺寸由HEMT芯片和MOSFET芯片的尺寸和位置关系共同决定，设HEMT芯片长为L1，HEMT芯片为宽为W1，HEMT芯片宽为W2，HEMT芯片与MOSFET芯片面积重叠部分宽度为W...

【专利技术属性】
技术研发人员：冯延晖，岳春晓，邱颖宁，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：