相位同步电路和接收器制造技术

本发明专利技术提供了相位同步电路和接收器。所述相位同步电路包括：受控 振荡器，被配置为生成第一振荡信号和第二振荡信号，所述第一振荡信号 和第二振荡信号具有由第一控制信号和第二控制信号的组合控制的共同频 率和不同相位；数字相位频率检测器，被配置为检测基准信号和所述第一 振荡信号之间的频率差和第一相位差，以生成所述第一控制信号；模拟相 位检测器，被配置为检测所述第二振荡信号和所述基准信号之间的第二相 位差，以生成所述第二控制信号；以及锁定检测单元，被配置为检测所述 第一振荡信号与所述基准信号在频率和相位方面的锁定，以便设置所述模 拟相位检测器处于活动状态。

【技术实现步骤摘要】

本专利技术涉及生成在频率和相位上均与基准信号同步的输出信号的相位同步电路，并且涉及结合该相位同步电路的接收器。
技术介绍
可以生成在频率和相位上均与基准信号同步的输出信号的相位同步电路净皮称为锁相环(PLL)。示例性PLL包括电压控制的振荡器(VCO)、相位检测器、模拟滤波器和放大器。VCO具有它自己的振荡频率，所述振荡频率被施加到VCO的控制电压控制。相位检测器检测基准信号和VCO的输出信号之间的相位差。模拟滤波器抑制相位检测器的输出信号的不必要的波。放大器放大模拟滤波器的输出信号，产生输出信号。PLL不限于才莫拟类型。它可以是数字类型。R.Staszewski于2005年12月，IEEE期刊Solid-state Circuits发表的"All-Digital PLL andTransmitter for Mobile Phones",第40巻、12号(此后被称为"相关技术，，)，公开了数字PLL。这种数字PLL包括VCO、时间-数字转换器(TDC)、数字滤波器和数字-模拟转换器(DAC ) 。 TDC检测基准信号和VCO的输出信号之间的频率差和相位差，并且基于该频率差和相位差输出数字检测信号。数字滤波器抑制该数字检测信号的不必要的波。DAC将数字滤波器的输出信号转换成控制VCO的模拟电压。在很多模拟PLL中，模拟滤波器有外部电容器。在很多数字PLL中，使用单片数字滤波器而不是模拟滤波器。数字PLL因此可以被配置为比模拟PLL具有更小的面积。然而，TDC产生量化噪声。这是不可避免的，因为TDC将频率差和相位差转换成数字检测信号。由于它的解决方案是有限的，即使PLL是锁定(同步)状态，TDC仍产生等同于一个最低有效位(LSB )的量化噪声。至PLL输出量化噪声为止有效的传输函数是低通类型的，并且截止频率取决于环路带。另一方面，至PLL输出VCO引起的相位噪声为止有效的传输函数是高通类型的，并且截止频率取决于环路带。因此，如果环路带被设置为窄带以便抑制量化噪声，则VCO的相位噪声将几乎不受抑制。反之，如果环路带被设置为宽带以便抑制VCO的相位噪声，则量化噪声将几乎不受抑制。JP-A 2004-3212726 ( KOKAI)描述了双环路PLL，所述双环路PLL包括分别用于实现频率同步和相位同步的数字环路和模拟环路。在JP-A2004-3212726 (KOKAI)中描述的PLL中，数字环路有相对窄的带，消除量化噪声，而模拟环路的带相对较宽，消除VCO的相位噪声。任何PLL结合相位检测器或相位频率检测器，其中的一个不能小于特定更低界限的相位差。相位检测器不能检测到相位差的相位差范围被称为"盲区"。盲区来自相位检测器固有的逻辑延时，并且可以使整个PLL的相位噪声特征恶化。JP-A 2004-357076 ( KOKAI)描述了净皮设计来避免发生盲区的相位检测器的电路配置。在JP-A 2004-357076 ( KOKAI)中描述的电路配置中，两个相位频率比较仪和多个逆变器(延时单元)被组合，以便可以检测到基准信号和VCO的输出信号之间的相位差，即使它们在相位上一致(即，相位差-O)。JP-A 2004-3212726 ( KOKAI)中描述的双环路PLL与传统PLL的类似之处在于模拟环路实施相位同步。因此，环路带不能被加宽超过传统PLL可能有的最大值(例如，基准信号频率的1/10 )。进一步地，在该PLL中，必须使用外部电容器组成模拟滤波器，以便获得高电容。从而，如在传统模拟类型PLL中一样，几乎不能减小电路面积。而且，JP-A 2004-357076 ( KOKAI)中描述的相位检测器需要比普通相位检测器具有更多的延时单元。这些延时单元提供的延时低于合并相位检测器的PLL的操作稳定性，即，相位裕度(phase margin )。使问题更糟的是，因为被多个逆变器延时，基准信号可能叠加有噪声。进一步地，8考虑到加工变化、电源电压的波动和电路部件的参数对温度的依从关系，必须对基准信号的延时施加一些裕度。JP-A 2004-357076 ( KOKAI)中描述的相位检测器因此关于整个芯片在功耗和电路面积方面是不利的。
技术实现思路
根据本专利技术的一方面，提供了一种相位同步电路，所勤目位同步电路包括受控振荡器，被配置为生成第一振荡信号和第二振荡信号，所述第一振荡信号和第二振荡信号具有由第一控制信号和第二控制信号的組合控制的共同频率和不同相位；数字相位频率检测器，被配置为检测基准信号和所述第一振荡信号之间的频率差和笫一相位差，以生成与所述频率差和所述第一相位差一致的第一检测信号；数字滤波器，被配置为抑制所述第一检测信号的高频分量以获得所述第一控制信号；模拟相位检测器，被配置为检测所述第二振荡信号和所述基准信号之间的第二相位差，以生成与所述第二相位差一致的第二检测信号；模拟滤波器，被配置为实施过滤过程以抑制所述第二检测信号的高频分量以获得被过滤的信号；放大器，被配置为放大所述被过滤的信号以获得所述第二控制信号；以及锁定检测单元，被配置为检测所述第一振荡信号与所述基准信号在频率和相位方面的锁定，以侵/没置所述4莫拟相位检测器、所述4莫拟滤波器和所述i文大器处于活动状态。根据本专利技术的另一方面，提供了一种相位同步电路，所述相位同步电路包括环形振荡器，被配置为生成第一振荡信号和第二振荡信号，所述第一振荡信号和第二振荡信号具有由第一控制信号和第二控制信号的组合控制的共同频率和不同相位；数字相位频率检测器，被配置为检测基准信号和所述第一振荡信号之间的频率差和第一相位差，以生成与所迷频率差和所述第一相位差一致的第一检测信号；数字滤波器，被配置为抑制所述第一检测信号的高频分量以获得第一被过滤的信号；数字-模拟转换器，被配置为将所述第一被过滤的信号转换成模拟信号以获得所述第一控制信号；模拟相位检测器，被配置为检测所迷第二振荡信号和所述基准信号之间的第二相位差，以生成与所述第二相位差一致的第二检测信号；4莫拟滤波器，被配置为实施过滤过程以抑制所述第二检测信号的高频分量以获得第二被过滤的信号；放大器，被配置为放大所述第二被过滤的信号以获得所述第二控制信号；以及锁定检测单元，被配置为检测所述第一振荡信号与所述基准信号在频率和相位方面的锁定，以便设置所述模拟相位检测器、所述模拟滤波器和所述i文大器处于活动状态。根据本专利技术的另一方面，提供了一种相位同步电路，所述相位同步电路包括受控振荡器，被配置为生成具有由第一控制信号和第二控制信号的组合控制的频率的第一振荡信号；移相器，^^配置为在相位上移动所述第一振荡信号以获得笫二振荡信号；数字相位频率检测器，被配置为检测所述第一振荡信号和基准信号之间的频率差和第一相位差，以生成与所迷频率差和所述第一相位差一致的第一检测信号；数字滤波器，被配置为实施过滤过程以抑制所述第一检测信号的高频分量以获得所述第一控制信号；模拟相位检测器，被配置为检测所述第二振荡信号和所述基准信号之间的第二相位差，以生成与所述第二相位差一致的第二检测信号；模拟滤波器，被配置为实施过滤过程以抑制所述第二检测信号的高频分量以获得被过滤的信号；放大器，被配置为放大所述被过滤的信号以获得所述第二控制信号；以及锁定检测单元，被配置为检测所本文档来自技高网...

【技术保护点】
一种相位同步电路，包括：　受控振荡器，被配置为生成第一振荡信号和第二振荡信号，所述第一振荡信号和第二振荡信号具有由第一控制信号和第二控制信号的组合控制的共同频率和不同相位；　数字相位频率检测器，被配置为检测基准信号和所述第一振荡 信号之间的频率差和第一相位差，以生成与所述频率差和所述第一相位差一致的第一检测信号；　数字滤波器，被配置为抑制所述第一检测信号的高频分量以获得所述第一控制信号；　模拟相位检测器，被配置为检测所述第二振荡信号和所述基准信号之间的第 二相位差，以生成与所述第二相位差一致的第二检测信号；　模拟滤波器，被配置为实施过滤过程以抑制所述第二检测信号的高频分量以获得被过滤的信号；　放大器，被配置为放大所述被过滤的信号以获得所述第二控制信号；以及　锁定检测单元，被 配置为检测所述第一振荡信号与所述基准信号在频率和相位方面的锁定，以便设置所述模拟相位检测器、所述模拟滤波器和所述放大器处于活动状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔明秀，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP