相位混合电路、以及包括相位混合电路的半导体装置和半导体系统制造方法及图纸

一种相位混合电路包括第一混合单元，其被配置成以预定比例来混合第一与第二时钟的相位，且产生第一混合信号；第二混合单元，其被配置成以预定比例来混合第一时钟的反向信号的相位与第二时钟的反向信号的相位，且产生第二混合信号；以及输出单元，其被配置成基于该第一和第二混合信号来产生输出信号。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2013年8月20日提交的申请号为10-2013-0098625的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例涉及一种半导体装置，尤其是涉及一种混合时钟的相位的相位混合电路、以及包括相位混合电路的半导体装置和半导体系统。
技术介绍
一般而言，半导体装置被配置成与时钟同步地操作。为了精确地执行各种复杂操作或精确地在彼此电耦接的器件之间执行通信，半导体装置使用时钟来校正其相位。通过混合具有不同相位的多个时钟的相位，可以校正时钟的相位。图1是示意性示出传统相位混合电路10的配置的图。在图1中，相位混合电路10包括第一驱动器11、第二驱动器12、以及输出单元13。第一驱动器11响应于控制信号CODE<1：n>和反向控制信号CODEB<1：n>而改变第一时钟CLK1的相位，且将输出提供至输出节点N1。第二驱动器12响应于控制信号CODE<1：n>和反向控制信号CODEB<1：n>而改变第二时钟CLK2的相位，且将输出提供至输出节点N1。输出单元13从来自第一驱动器11和第二驱动器12的输出产生输出信号MIXO。第一和第二驱动器11和12中的每个包括多个如图2所示的开关反向器20。图2示出可以包括在第一驱动器11中的开关反向器20。开关反向器20包括第一开关晶体管21、第二开关晶体管22、以及反向部23。第一开关晶体管21由PMOS晶体管构成且接收反向控制信号CODEB<n>。第二开关晶体管22由NMOS晶体管构成且接收控制信号CODE<n>。反向部23可以当第一和第二开关晶体管21和22导通时反向第一时钟CLK1，并输出一输出。第一驱动器11的开关反向器分别通过第一开关晶体管来接收反向控制信号CODEB<1：n>，且分别通过第二开关晶体管来接收控制信号CODE<1：n>。开关反向器的反向部可以共同地接收第一时钟CLK1且可以彼此并联地电耦接。同样地，第二驱动器12的开关反向器分别通过第一开关晶体管来接收控制信号CODE<1：n>，且分别通过第二开关晶体管来接收反向控制信号CODEB<1：n>。开关反向器的反向部可以共同地接收第二时钟CLK2且可以彼此并联地电耦接。在相位混合电路10中，输出信号MIXO的占空比在某些情况下不是固定的。缺乏输出信号MIXO的固定占空比可能是因处理特性所致。例如，当处理特性使得NMOS晶体管以不同于PMOS晶体管的步调操作时，输出信号MIXO的占空比相比于NMOS晶体管和PMOS晶体管具有相同处理特性时可能增加或减少。图3是示出传统相位混合电路的操作的时序图。图3提出的实例为第一和第二驱动器11和12中的每个包括四个开关反向器，且第一和第二时钟CLK1和CLK2的相位以3：1的比例来混合。在图3中，情况A示出当NMOS晶体管和PMOS晶体管的处理特性相同时的输出信号的波形。情况B示出当NMOS晶体管具有比PMOS晶体管慢的处理特性时的输出信号的波形。情况C示出当NMOS晶体管具有比PMOS晶体管快的处理特性时的输出信号的波形。在情况B中，当第一时钟CLK1具有高电平且第二时钟CLK2具有低电平时，以3：1的混合比来混合第一时钟CLK1与第二时钟CLK2。然而，由于NMOS晶体管的操作相对较慢，因此实际混合比约为2.4：1，而当第一时钟CLK1具有低电平且第二时钟CLK2具有高电平时的实际混合比约为3.6：1。因此，相比于A的情况输出信号具有延迟的上升时间和提早的下降时间。于是，发生较低的占空比失真。在情况C中，当第一时钟CLK1具有高电平且第二时钟CLK2具有低电平时，以3：1的混合比来混合第一时钟CLK1与第二时钟CLK2。然而，由于NMOS晶体管的操作相对较快，因此实际混合比约为3.6：1，而当第一时钟CLK1具有低电平且第二时钟CLK2具有高电平时的实际混合比约为2.4：1。因此，相比于A的情况，输出信号具有提早的上升时间和延迟的下降时间。于是，发生较高的占空比失真。
技术实现思路
本文说明一种能补偿NMOS晶体管与PMOS晶体管之间处理特性差异且无论处理特性如何仍输出具有精确占空比的时钟信号的相位混合电路、以及包括此相位混合电路的半导体装置和半导体系统。在本专利技术的实施例中，一种相位混合电路包括：第一混合单元，被配置成以预定比例来混合第一与第二时钟的相位，且产生第一混合信号；第二混合单元，被配置成预定比例来混合第一时钟的反向信号与第二时钟的反向信号的相位，且产生第二混合信号；以及输出单元，被配置成基于第一和第二混合信号来产生输出信号。在本专利技术的实施例中，一种相位混合电路包括：第一驱动部，被配置成响应于控制信号而改变第一时钟的相位；第一补偿驱动部，被配置成响应于控制信号而改变第一时钟的反向信号的相位；第二驱动部，被配置成响应于控制信号而改变第二时钟的相位；以及第二补偿驱动部，被配置成响应于控制信号而改变第二时钟的反向信号的相位，其中输出信号基于第一和第二驱动部以及第一和第二补偿驱动部的输出来产生。在本专利技术的实施例中，一种半导体装置包括：输入时钟产生单元，其被配置成接收输入时钟，且产生具有预定相位差的第一和第二时钟；第一延迟线，被配置成响应于延迟控制信号而延迟第一时钟，并产生第一和第二延迟时钟；第一相位混合单元，其被配置成响应于控制信号而混合第一与第二延迟时钟的相位并混合第一与第二延迟时钟的反向信号的相位，且产生第一混合时钟；第二延迟线，其被配置成响应于延迟控制信号而延迟第二时钟，并产生第三和第四延迟时钟；第二相位混合单元，其被配置成响应于控制信号而混合第三与第四延迟时钟的相位并混合第三与第四延迟时钟的反向信号的相位，且产生第二混合时钟；以及多相位时钟产生单元，其被配置成校正第一和第二混合时钟的占空比，且产生多相位时钟。在本专利技术的实施例中，一种半导体系统包括：主机；存储器；及控制器，其被配置成中继主机与存储器之间的通信，其中主机、存储器及控制器使用第一时钟来彼此通信，且主机、存储器及控制器中的至少之一包括相位混合电路，且其中相位混合电路包括：第一混合单元，被配置成以预定比例来混合第一时钟的相位与相对于第一时钟具有预定相位差的第二时钟的相位，且产生第一混合信号；第二混合单元，其被配置成以预定比例来混合第一时钟的反向信号的相位与第二时钟的反向信号的相位，且产生第二混合信号；以及输出单元，其被配置成基于第一和第本文档来自技高网...

【技术保护点】
一种相位混合电路，包括：第一混合单元，其被配置成以预定比例来混合第一时钟与第二时钟的相位，且产生第一混合信号；第二混合单元，其被配置成以所述预定比例来混合所述第一时钟的反向信号的相位与所述第二时钟的反向信号的相位，且产生第二混合信号；以及输出单元，其被配置成基于所述第一混合信号和所述第二混合信号来产生输出信号。

【技术特征摘要】
2013.08.20 KR 10-2013-00986251.一种相位混合电路，包括：
第一混合单元，其被配置成以预定比例来混合第一时钟与第二时钟的相位，且产生
第一混合信号；
第二混合单元，其被配置成以所述预定比例来混合所述第一时钟的反向信号的相位
与所述第二时钟的反向信号的相位，且产生第二混合信号；以及
输出单元，其被配置成基于所述第一混合信号和所述第二混合信号来产生输出信号。
2.如权利要求1所述的相位混合电路，其中所述第一混合单元包括：
第一驱动部，其被配置成响应于控制信号而改变所述第一时钟的相位；以及
第二驱动部，其被配置成响应于所述控制信号而改变所述第二时钟的相位，
其中所述第一混合信号从所述第一驱动部和所述第二驱动部的输出产生。
3.如权利要求1所述的相位混合电路，其中所述第二混合单元包括：
第三驱动部，其被配置成响应于所述控制信号而改变所述第一时钟的反向信号的相
位，
第四驱动部，其被配置成响应于所述控制信号而改变所述第二时钟的反向信号的相
位，
反向驱动部，其被配置成接收所述第三驱动部和所述第四驱动部的输出，且产生所
述第二混合信号。
4.如权利要求3所述的相位混合电路，还包括：
反向输入单元，其被配置成接收所述第一时钟和所述第二时钟，且产生所述第一时
钟的反向信号和所述第二时钟的反向信号。
5.如权利要求4所述的相位混合电路，还包括：
延迟单元，其被配置成延迟所...

【专利技术属性】
技术研发人员：张在旻，金龙珠，权大韩，车吉镐，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR