补偿数字D类调制器中反馈延迟的系统和方法技术方案

用于改善D类调制器的稳定性和性能的系统和方法。特别地，多周期反馈网络位于数字D类放大器的量化器周围。多周期反馈网络允许主D类反馈环路具有多个时钟周期的延迟。反馈环路具有多个时钟周期的延迟。反馈环路具有多个时钟周期的延迟。

【技术实现步骤摘要】
【国外来华专利技术】补偿数字D类调制器中反馈延迟的系统和方法
[0001]相关申请的交叉引用
[0002]本申请涉及并根据35 U.S.C.
§
119(e)要求于2020年8月10日提交的题为“数字D类调制器反馈延迟补偿系统和方法”的美国临时专利申请No.63/063,560和于2021年8月6日提交的题为“数字D类调制器反馈延迟补偿系统和方法”的美国非临时专利申请No.17/395,952的优先权的权益，其全部内容通过引用并入本文。


[0003]本专利技术涉及D类器件，更具体地，涉及D类调制器。

技术介绍

[0004]AB类驱动器、调制器、转换器和放大器等设备可用于扬声器和耳机驱动器等音频设备。这些应用中的大多数是电池驱动的，因此功耗是一个重要参数。这些设备还需要在信噪比(SNR)和总谐波失真(THD)方面满足高性能。通常，这些应用程序具有不同的操作模式，这样一种模式可以优化性能，并且另一种模式则可以优化功耗。
[0005]D类器件，如驱动器、调制器、转换器和放大器，可用于扬声器等音频设备。在传统的晶体管放大器中，输出级包括提供连续输出电流的晶体管。然而，在传统放大器中，输出级功耗很大。D类放大器，功耗低得多。D类放大器使用开关作为放大装置。特别地，D类放大器输出级在正电源和负电源之间切换，以产生一系列电压脉冲。这减少了功耗，因为输出晶体管在不切换时具有零电流，而在导通电流时具有低电压。因此，D类器件具有更低的功耗、更少的热量、节省电路板空间和成本，并且(在便携式系统中)延长电池寿命。
>
技术实现思路

[0006]提供了用于改善D类调制器的稳定性和性能的系统和方法。特别地，多周期反馈网络位于数字D类放大器的量化器周围。多周期反馈网络允许主D类反馈环路具有多个时钟周期的延迟。
[0007]根据一个方面，一种用于D类调制器的架构包括：输入线，用于接收输入信号；加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；量化器，被配置为量化所述滤波的输出并输出量化的信号；从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号；和围绕所述量化器的量化器反馈环路，被配置为向量化的信号添加延迟，并将加权延迟的量化信号反馈回量化器。
[0008]根据各种实现，量化器反馈环路包括放大器，被配置为向延迟量化信号应用权重以生成加权延迟的量化信号。在一些实施方式中，所述量化器反馈环路是第一量化器反馈环路，并且还包括与所述第一量化器反馈环路并行的第二量化器反馈环路，其中所述第二量化器反馈环路被配置为向所述量化的信号添加第二延迟。在一些实施方式中，所述权重是第一权重，并且其中所述第二量化器反馈环路包括被配置为将第二权重应用于所述量化
的信号的第二放大器。在一些示例中，第一权重小于第二权重。在一些示例中，权重具有小于1的值，并且其中加权延迟的量化信号小于量化的信号。
[0009]根据各种实现，该架构包括围绕量化器的多个量化器反馈环路。例如，该架构可以包括两个、三个、四个、五个或五个以上的并行量化器反馈环路。在一些实施方式中，加法器是第一加法器，并且还包括第二加法器，被配置为将滤波的输出和加权延迟的量化信号相加，以生成用于输入到量化器的求和信号。在一些实施方式中，所述环路滤波器包括多个积分器，其中所述滤波的输出包括多个积分器输出，并且其中所述多个积分器输出中的每一个在所述第二加法器处求和以生成所述滤波的输出。在一些实施方式中，所述量化器是单位量化器和多位量化器之一。在多种示例中，所述量化器反馈环路包括有限脉冲响应滤波器和无限脉冲响应滤波器之一。
附图说明
[0010]当与附图一起阅读时，从以下详细描述可以最好地理解本公开。需要强调的是，根据行业标准惯例，各种特征不一定按比例绘制，仅用于说明目的。在显式或隐式显示比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了讨论清楚，可以任意增加或减少各种特征的尺寸。
[0011]为了更充分地理解本专利技术的性质和优点，参考以下优选实施例的详细描述并结合附图，其中：
[0012]图1描绘了包括用于数字反馈的模数转换器的系统架构；
[0013]图2A
‑
2F描绘了根据本公开的各种实施例的具有反馈延迟补偿的调制器的系统架构的示例；
[0014]图3A
‑
3B描绘了根据本公开的各种实施例的没有延迟的根轨迹；
[0015]图3C
‑
3D描绘了根据本公开的各种实施例的具有单个反馈延迟的根轨迹；
[0016]图4A
‑
4B描绘了根据本公开的各种实施例的具有单个时钟延迟的反馈补偿的根轨迹；
[0017]图5A
‑
5B描绘了根据本公开的各种实施例的示出具有和不具有反馈延迟的噪声传递函数图的曲线图；
[0018]图6A
‑
6B描绘了根据本公开的各种实施例的具有两个延迟的根轨迹；
[0019]图7示出了根据本公开的各种实施例的没有反馈延迟和具有两个延迟的噪声传递函数的曲线图；
[0020]图8A
‑
8B描绘了根据本公开的各种实施例的具有三个延迟的根轨迹；和
[0021]图9是根据本公开的各个实施例的可以包括一个或多个D类调制器的示例性电子设备的框图。
具体实施方式
[0022]在数字D类器件中，反馈模数转换器(ADC)位于调制器的反馈环路中。ADC是一种低延迟和复杂的ADC。低延迟ADC导致更高的功耗，因为调制器以高速运行以实现低延迟。提供了一种调制器架构的系统和方法，其中ADC以较慢的速度运行，使得调制器可以稳定超过1个时钟周期延迟。通过以较慢的速度运行ADC，提高了调制器的功率效率。
[0023]提供了用于改善D类调制器的稳定性和性能的系统和方法。特别地，多周期反馈网络位于数字D类放大器的量化器周围。多周期反馈网络允许主D类反馈环路具有多个时钟周期的延迟。
[0024]通常，在具有数字实现的环路滤波器的D类放大器中，在反馈路径中使用ADC将模拟输出转换回数字以与输入求和。在一些示例中，ADC具有多个时钟周期的延迟，以便提供放大器规格所规定的噪声性能。然而，ADC中的延迟会给根轨迹增加额外的极点，从而影响闭环极点的放置。这会对稳定性产生负面影响，并导致噪声传递函数(NTF)中的大峰值。提供了用于校正附加极点的系统和方法。特别地，对于ADC中的N个延迟周期，N阶滤波器可以具体地放置在量化器周围的附加数字反馈环路中。附加数字反馈环路影响附加极点，使得附加极点对其他闭环极点的放置影响较小。这导致NTF更接近于系统的NTF，在反馈路径中没有任何延迟。在一些示例中，例如对于较大的N，附加的反馈环路导致否则不稳定的回路变得稳定。
[0025]图1示出了具有用于数字反馈的ADC的传统调制器。图1所示的调制器是数字域中的∑
‑
Δ环。调本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于D类调制器的架构，包括：输入线，用于接收输入信号；加法器，被配置为从所述输入信号中减去反馈信号并生成加法器输出；环路滤波器，被配置为接收所述加法器输出并产生滤波的输出；量化器，被配置为量化所述滤波的输出并输出量化的信号；从所述量化器到所述加法器的主反馈环路，被配置为对所述量化的信号进行滤波以生成所述反馈信号；和围绕所述量化器的量化器反馈环路，包括第一滤波器，所述第一滤波器被配置为生成滤波的量化信号，其中所述滤波的量化信号被加回所述量化器。2.根据权利要求1所述的架构，其中所述量化器反馈环路包括放大器，被配置为向所述量化的信号应用权重以生成所述滤波的量化信号。3.根据权利要求2所述的架构，其中所述量化器反馈环路是第一量化器反馈环路，并且所述滤波的量化信号是第一滤波的量化信号，并且还包括与所述第一量化器反馈环路并行的第二量化器反馈环路，其中所述第二量化器反馈环路被配置为生成第二滤波的量化信号，并且其中所述第二滤波的量化信号被加回所述量化器。4.根据权利要求3所述的架构，其中所述权重是第一权重，并且其中所述第二量化器反馈环路包括第二放大器，所述第二放大器被配置为将第二权重应用于所述量化的信号以生成所述第二滤波的量化信号。5.根据权利要求4所述的架构，其中所述第一权重小于所述第二权重。6.根据权利要求2所述的架构，其中所述权重具有小于1的值，并且其中所述滤波的量化信号小于所述量化的信号。7.根据权利要求1所述的架构，还包括围绕所述量化器的多个量化器反馈环路。8.根据权利要求1所述的架构，其中所述加法器是第一加法器，并且还包括第二加法器，所述第二加法器被配置为将所述滤波的输出和所述滤波的量化信号相加，以生成用于输入到所述量化器的求和信号。9.根据权利要求8所述的架构，其中所述环路滤波器包括多个积分器，其中所述滤波的输出包括多个积分器输出，并且其中所述多个积分器输出中的每一个在所述第二加法器处求和以生成所述滤波的输出。10.根据权利要求9所述的架构，还包括多个前馈路径，每个前馈路径从所述多个积分器输出中的相应积分器到所述第二加法器，其中所述多个前馈路径中的每个包括滤波器和放大器中的至少一个。11.根据权利...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：