一种三维集成电路堆叠结构及其制备方法技术

本申请提供一种三维集成电路堆叠结构及其制备方法，该制备方法包括：提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，所述堆叠结构中两个相邻晶圆封装体之间通过钝化层进行临时键合，使得所述两个相邻晶圆封装体同侧电极相互对齐；加热分解所述钝化层将所述堆叠结构中的各晶圆封装体进行永久键合，以使所述堆叠结构中各晶圆封装体之间通过各自电极形成贯通所述堆叠结构的信号通路，完成器件堆叠结构制作。本申请可有效简化生产流程来提高生产效率和降低生产成本。和降低生产成本。和降低生产成本。

【技术实现步骤摘要】
一种三维集成电路堆叠结构及其制备方法


[0001]本专利技术涉及半导体集成应用领域，尤其涉及一种三维集成电路堆叠结构及其制备方法。

技术介绍

[0002]随着半导体技术的全面发展，各公司、机构和大学的研究热点逐步放在如何实现单位面积上元器件数量的增加以及微观精度的改进，传统2D平面集成工艺已达密度极限，为了提升芯片性能，集成更多的晶体管，从而产生了三维堆叠技术。
[0003]三维集成电路是传统二维集成电路从平面方式集成向垂直方向立体集成的延伸。三维集成电路的优势在于：多层器件重叠结构使芯片集成密度成倍提高；硅通孔结构大大提高了电信号的传输速度；多层堆叠结构使处理并行信号成为可能；多种集成电路设计工艺使电路功能多样化。
[0004]目前主流的三维堆叠制造工艺采用晶圆级键合方式，首先将目标器件晶圆进行减薄，采用临时键合将器件晶圆用中间材料粘接到载片上，完成背部减薄、背面布线、微凸点制作等工艺后，采用解键合工艺将器件晶圆从承载片上分离开来，将减薄后的器件晶圆进行多次永久键合，进而完成三维堆叠。在微凸点制作环节中，从洁净微凸点表面制备到键合通常有一段时间间隔，微凸点在这段储存时间中表面容易被氧化，从而导致键合质量下降。当微凸点表面发生氧化后，则需要施加更大的键合压力、更高的键合温度和更长的键合时间，使得氧化层破裂。然而，过大的键合压力可能降低三维集成电路的性能。

技术实现思路

[0005]鉴于以上现有技术存在的问题，本申请提出一种三维集成电路堆叠结构节气制备方法，主要解决现有键合工艺复杂、解键合时间长进而影响制造效率的问题。
[0006]为了实现上述目的及其他目的，本专利技术采用的技术方案如下。本申请提供一种三维集成电路堆叠结构的制备方法，包括：
[0007]提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，所述堆叠结构中两个相邻晶圆封装体之间通过钝化层进行临时键合，使得所述两个相邻晶圆封装体同侧电极相互对齐；
[0008]加热分解所述钝化层将所述堆叠结构中的各晶圆封装体进行永久键合，以使所述堆叠结构中各晶圆封装体之间通过各自电极形成贯通所述堆叠结构的信号通路，完成器件堆叠结构制作。
[0009]在本申请一实施例中，所述晶圆封装体包括：
[0010]衬底；
[0011]微型电路封装层，设置于所述衬底一侧；
[0012]金属互连层，设置于所述微型电路封装层背离所述衬底的一侧，所述金属连接层背离所述衬底的一侧设置有第一电极；
[0013]微凸点结构，设置于所述衬底背离所述微型电路封装层的一侧，所述微凸点结构和所述第一电极作为所述晶圆封装体的电极；
[0014]通孔，用于连通所述微凸点结构和所述金属互连层的第一电极。
[0015]在本申请一实施例中，提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，包括：
[0016]选择一个晶圆封装体作为初始封装体；
[0017]在所述初始封装体的金属互连层表面涂覆一层临时键合胶，形成所述钝化层；
[0018]在所述钝化层背离所述初始封装体的金属互连层的一侧制作另一晶圆封装体的金属互连层、微型电路封装层、衬底和通孔；
[0019]对所述另一晶圆封装体的衬底进行减薄后，制作对应的微凸点结构，得到第二晶圆封装体；
[0020]在所述第二晶圆封装体的微凸点结构表面涂覆一层临时键合胶，形成钝化层，在所述钝化层的基础上形成新的晶圆封装体，重复前述步骤形成所述堆叠结构。
[0021]在本申请一实施例中，提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，包括：
[0022]选择一个晶圆封装体作为初始封装体；
[0023]在所述初始封装体的微凸点结构表面涂覆一层临时键合胶，形成所述钝化层；
[0024]在所述钝化层背离所述初始封装体的微凸点结构的一侧制作另一晶圆封装体的微凸点结构、衬底和通孔；
[0025]对所述另一晶圆封装体的衬底进行减薄后，制作对应的微型电路封装层和金属互连层，得到第二晶圆封装体；
[0026]在所述第二晶圆封装体的微凸点结构表面涂覆一层临时键合胶，形成钝化层，在所述钝化层的基础上形成新的晶圆封装体，重复前述步骤形成所述堆叠结构。
[0027]在本申请一实施例中，提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，包括：
[0028]选择一个晶圆封装体作为初始封装体；
[0029]在所述初始封装体的微凸点结构表面以及金属互连层表面分别涂覆一层临时键合胶，形成两侧的所述钝化层；
[0030]在所述钝化层背离所述初始封装体的两侧分别制作第二晶圆封装体和第三封装体以使通过钝化层连接的两个晶圆封装体的同侧电极相对设置；
[0031]在所述第二晶圆封装体和第三封装体背离所述初始封装体的一侧形成所述钝化层，在所述钝化层的基础上形成新的晶圆封装体，重复前述步骤形成所述堆叠结构。
[0032]在本申请一实施例中，所述临时键合胶包括聚丙乙烯(PET)、聚甲醛(POM)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸丁二醇(PBT)和聚乙烯(PE)。
[0033]在本申请一实施例中，所述堆叠结构中两个相邻晶圆封装体之间通过钝化层进行临时键合之前，还包括：
[0034]在所述晶圆封装体的微凸点结构表面设置一层抗氧化层。
[0035]本申请还提供一种三维集成电路堆叠结构，包括：
[0036]多个晶圆封装体；
[0037]钝化层，设置于相邻的两个晶圆封装体之间，以使所述相邻的两个晶圆封装体的同侧电极相对设置且相互对齐，多个所述晶圆封装体形成堆叠结构。
[0038]本申请还提供一种三维集成电路堆叠器件，包括：
[0039]多个晶圆封装体，所述多个晶圆封装体形成堆叠结构，所述堆叠结构中两个相邻的晶圆封装体的同侧电极相对设置并连通，使得各所述晶圆封装体通过各自的电极形成贯通所述堆叠结构的信号通路。
[0040]如上所述，本申请提出的一种三维集成电路堆叠结构及其制备方法，具有以下有益效果。
[0041]通过多个晶圆封装体形成堆叠结构，相邻晶圆封装体之间通过钝化层对接，通过加热分解钝化层实现多个晶圆封装体堆叠结构的永久键合，简化键合过程，提高生产效率，结构简单操作便捷。
附图说明
[0042]图1为本申请一实施例中三维集成电路堆叠结构的制备方法的流程示意图。
[0043]图2为本申请一实施例中晶圆封装体的结构示意图。
[0044]图3为本申请一实施例中由两个晶圆封装体形成的堆叠结构示意图。
[0045]图4本申请一实施例中三维堆叠结构的示意图。
[0046]图5为本申请一实施例中三维集成电路堆叠器件的结构示意图。
具体实施方式
[0047]以下通过特定的具体实例说明本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维集成电路堆叠结构的制备方法，其特征在于，包括：提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，所述堆叠结构中两个相邻晶圆封装体之间通过钝化层进行临时键合，使得所述两个相邻晶圆封装体同侧电极相互对齐；加热分解所述钝化层将所述堆叠结构中的各晶圆封装体进行永久键合，以使所述堆叠结构中各晶圆封装体之间通过各自电极形成贯通所述堆叠结构的信号通路，完成器件堆叠结构制作。2.根据权利要求1所述的三维集成电路堆叠结构的制作方法，其特征在于，所述晶圆封装体包括：衬底；微型电路封装层，设置于所述衬底一侧；金属互连层，设置于所述微型电路封装层背离所述衬底的一侧，所述金属连接层背离所述衬底的一侧设置有第一电极；微凸点结构，设置于所述衬底背离所述微型电路封装层的一侧，所述微凸点结构和所述第一电极作为所述晶圆封装体的电极；通孔，用于连通所述微凸点结构和所述金属互连层的第一电极。3.根据权利要求2所述的三维集成电路堆叠结构的制作方法，其特征在于，提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，包括：选择一个晶圆封装体作为初始封装体；在所述初始封装体的金属互连层表面涂覆一层临时键合胶，形成所述钝化层；在所述钝化层背离所述初始封装体的金属互连层的一侧制作另一晶圆封装体的金属互连层、微型电路封装层、衬底和通孔；对所述另一晶圆封装体的衬底进行减薄后，制作对应的微凸点结构，得到第二晶圆封装体；在所述第二晶圆封装体的微凸点结构表面涂覆一层临时键合胶，形成钝化层，在所述钝化层的基础上形成新的晶圆封装体，重复前述步骤形成所述堆叠结构。4.根据权利要求2所述的三维集成电路堆叠结构的制作方法，其特征在于，提供多个晶圆封装体，所述多个晶体封装体通过同侧电极相对设置形成两两相接的堆叠结构，包括：选择一个晶圆封装体作为初始封装体；在所述初始封装体的微凸点结构表面涂覆一层临时键合胶，形成所述钝化层；在所述钝化层背离所述初始封装体的微凸点结构的一侧制作...

【专利技术属性】
技术研发人员：朱智源，王骏豪，彭德光，
申请(专利权)人：重庆兆光科技股份有限公司，
类型：发明
国别省市：