半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中结构包括：包括：衬底，衬底包括沿第一方向排布的第一区、隔离区和第二区，第一区上具有若干第一有源区，第二区上具有若干第二有源区；位于第二区上的第一栅极结构；位于第一区上的隔离结构，且隔离结构与第一栅极结构相互分立；第一导电插塞，第一导电插塞覆盖第一栅极结构的侧壁和部分顶部表面，且第一导电插塞与隔离结构不接触。由于第一栅极结构和隔离结构相互分立，能够避免第一栅极结构与隔离结构连接形成冗余电容，进而能够有效地降低动态功耗，并提高电路的速度。高电路的速度。高电路的速度。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
[0003]鳍式场效应晶体管(Fin Field
‑
Effect Transistor，FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。
[0004]此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体
引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。
[0005]为了防止不同晶体管的源漏掺杂区相互连接，需要在鳍部中形成隔离层，同时为了减小隔离层的面积，提高所形成半导体结构的集成度。现有技术引入了SDB(Single Diffusion Break)技术。
[0006]然而，现有方法在形成半导体结构的过程中仍存在诸多问题。

技术实现思路

[0007]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够降低动态功耗，提高电路的速度。
[0008]为解决上述问题，本专利技术提供一种半导体结构，包括：衬底，所述衬底包括沿第一方向排布的第一区、隔离区和第二区，所述隔离区位于所述第一区和所述第二区之间，所述第一区上具有若干第一有源区，所述第二区上具有若干第二有源区，若干所述第一有源区和若干所述第二有源区分别平行于第二方向，所述第一方向与所述第二方向垂直；位于所述第二区和部分所述隔离区上的第一栅极结构，所述第一栅极结构横跨所述第二有源区；位于所述第一区和部分所述隔离区上的隔离结构，所述隔离结构横跨所述第一有源区，且所述隔离结构与所述第一栅极结构相互分立；第一导电插塞，所述第一导电插塞覆盖所述第一栅极结构的侧壁和部分顶部表面，且所述第一导电插塞与所述隔离结构不接触。
[0009]可选的，还包括：介质层，所述介质层覆盖所述第一栅极结构的侧壁和所述隔离结构的侧壁；第二开口，位于所述介质层内，且位于所述第一栅极结构和所述隔离结构之间，以使所述隔离结构与所述第一栅极结构相互分立。
[0010]可选的，还包括：位于所述衬底上的若干第二栅极结构，所述第二栅极结构分别横跨所述第一有源区和所述第二有源区。
[0011]可选的，还包括：位于所述第一有源区内的若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述隔离结构和所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；位于所述第二有源区内的若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述第一栅极结构和所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
[0012]可选的，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
[0013]可选的，还包括：若干第二导电插塞，所述第二导电插塞与所述第二栅极结构电连接；第一导电层，所述第一导电层分别与所述第一导电插塞和所述第二导电插塞电连接。
[0014]可选的，所述隔离结构的材料包括：氮化硅。
[0015]可选的，所述第一有源区为第一鳍部；所述第二有源区为第二鳍部。
[0016]可选的，还包括：位于所述衬底上的隔离层，所述隔离层覆盖所述第一鳍部的部分侧壁和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部的顶部表面和所述第二鳍部的顶部表面。
[0017]相应的，本专利技术的技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括沿第一方向排布的第一区、隔离区和第二区，所述隔离区位于所述第一区和所述第二区之间，所述第一区上具有若干第一有源区，所述第二区上具有若干第二有源区，若干所述第一有源区和若干所述第二有源区分别平行于第二方向，所述第一方向与所述第二方向垂直；在所述衬底上形成初始第一栅极结构，所述初始第一栅极结构分别横跨若干所述第一有源区和若干所述第二有源区；去除位于所述第一区和部分所述隔离区上的所述初始第一栅极结构、以及暴露出的所述第一有源区，使得所述初始第一栅极结构形成第一栅极结构；在所述第一区和部分所述隔离区上形成隔离结构，所述隔离结构与所述第一栅极结构连接；去除位于所述隔离区上的部分所述第一栅极结构、以及位于所述隔离区上的部分所述隔离结构，以使所述隔离结构和所述第一栅极结构相互分立；形成第一导电插塞，所述第一导电插塞覆盖所述第一栅极结构的侧壁和部分顶部表面，且所述第一导电插塞与所述隔离结构不接触。
[0018]可选的，在形成所述隔离结构之前，还包括：在所述衬底上形成介质层，所述介质层覆盖所述初始第一栅极结构的侧壁；所述隔离结构的形成方法包括：去除位于所述第一区和部分所述隔离区上的所述初始第一栅极结构、以及暴露出的所述第一有源区，在所述介质层内形成第一开口；在所述第一开口内形成所述隔离结构；在去除位于所述隔离区上的部分所述第一栅极结构、以及位于所述隔离区上的部分所述隔离结构之后，在所述介质层内形成第二开口，所述第二开口使得所述隔离结构和所述第一栅极结构相互分立。
[0019]可选的，所述隔离结构的形成方法包括：在所述第一开口内、以及所述第一栅极结构和所述介质层上形成初始隔离结构；对所述初始隔离结构进行平坦化处理，直至暴露出所述第一栅极结构和所述介质层的顶部表面为止，形成所述隔离结构。
[0020]可选的，在形成所述初始第一栅极结构的过程中，还包括：在所述衬底上形成若干第二栅极结构，所述第二栅极结构分别横跨所述第一有源区和所述第二有源区。
[0021]可选的，在形成所述初始第一栅极结构和所述第二栅极结构之前，还包括：在所述第一有源区内形成若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结
构之间或相邻的所述初始第一栅极结构和所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；在所述第二有源区内形成若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述初始第一栅极结构和所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
[0022]可选的，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
[0023]可选的，在形成所述第一导电插塞的过程中，还包括：形成若干第二导电插塞，所述第二导电插塞与所述第二栅极结构电连接；在形成若干所述第二导电插塞之本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括沿第一方向排布的第一区、隔离区和第二区，所述隔离区位于所述第一区和所述第二区之间，所述第一区上具有若干第一有源区，所述第二区上具有若干第二有源区，若干所述第一有源区和若干所述第二有源区分别平行于第二方向，所述第一方向与所述第二方向垂直；位于所述第二区和部分所述隔离区上的第一栅极结构，所述第一栅极结构横跨所述第二有源区；位于所述第一区和部分所述隔离区上的隔离结构，所述隔离结构横跨所述第一有源区，且所述隔离结构与所述第一栅极结构相互分立；第一导电插塞，所述第一导电插塞覆盖所述第一栅极结构的侧壁和部分顶部表面，且所述第一导电插塞与所述隔离结构不接触。2.如权利要求1所述半导体结构，其特征在于，还包括：介质层，所述介质层覆盖所述第一栅极结构的侧壁和所述隔离结构的侧壁；第二开口，位于所述介质层内，且位于所述第一栅极结构和所述隔离结构之间，以使所述隔离结构与所述第一栅极结构相互分立。3.如权利要求1所述半导体结构，其特征在于，还包括：位于所述衬底上的若干第二栅极结构，所述第二栅极结构分别横跨所述第一有源区和所述第二有源区。4.如权利要求3所述半导体结构，其特征在于，还包括：位于所述第一有源区内的若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述隔离结构和所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；位于所述第二有源区内的若干第二源漏掺杂层，所述第二源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述第一栅极结构和所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。5.如权利要求4所述半导体结构，其特征在于，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。6.如权利要求3所述半导体结构，其特征在于，还包括：若干第二导电插塞，所述第二导电插塞与所述第二栅极结构电连接；第一导电层，所述第一导电层分别与所述第一导电插塞和所述第二导电插塞电连接。7.如权利要求1所述半导体结构，其特征在于，所述隔离结构的材料包括：氮化硅。8.如权利要求1所述半导体结构，其特征在于，所述第一有源区为第一鳍部；所述第二有源区为第二鳍部。9.如权利要求8所述半导体结构，其特征在于，还包括：位于所述衬底上的隔离层，所述隔离层覆盖所述第一鳍部的部分侧壁和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部的顶部表面和所述第二鳍部的顶部表面。10.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括沿第一方向排布的第一区、隔离区和第二区，所述隔离区位于所述第一区和所述第二区之间，所述第一区上具有若干第一有源区，所述第二区上具有若干第二有源区，若干所述第一有源区和若干所述第二有源区分别平行于第二方向，所述第一方向与所述第二方向垂直；
在所述衬底上形成初始第一栅极结构，所述初始第一栅极结构分别横跨若干所述第一有源区和若干所述第二有源区；去除位于所述第一区和部分所述隔离区上的所述初始第一栅极结构、以及暴露出的所述第一有源区，使得所述初始第一栅极结构形成第一栅极结构；在所述第一区...

【专利技术属性】
技术研发人员：朱浩洲，蔡燕飞，王俊，郁扬，王代平，方宗勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：