半导体器件制造技术

本发明专利技术公开了一种半导体器件，该半导体器件包括：包括第一区和第二区的衬底；鳍型有源区域，其在第一区和第二区的每个中在远离衬底的第一方向上延伸；平行于鳍型有源区域的上表面延伸并与鳍型有源区域的上表面间隔开的多个纳米片；栅极，其在交叉第一方向的第二方向上在鳍型有源区域之上延伸；栅极电介质层，其被插置在栅极与每个纳米片之间；第一区中包括的第一源极和漏极区以及第二区中包括的第二源极和漏极区；以及绝缘间隔物，其被插置在鳍型有源区域与纳米片之间，其中空气间隔物被插置在绝缘间隔物与第一源极和漏极区之间。置在绝缘间隔物与第一源极和漏极区之间。置在绝缘间隔物与第一源极和漏极区之间。

【技术实现步骤摘要】
半导体器件
[0001]本申请是申请日为2017年6月20日、申请号为201710469526.8、专利技术名称为“半导体器件”的专利申请的分案申请。


[0002]实施方式涉及半导体器件，且更具体地，涉及包括多栅金属
‑
氧化物
‑
半导体场效应晶体管(MOSFET)的半导体器件。

技术介绍

[0003]随着半导体器件的集成度增加，半导体器件在尺寸上减小至极限状态，并且按比例缩小限制正被推动。

技术实现思路

[0004]实施方式针对一种半导体器件，该半导体器件包括：包括第一区和第二区的衬底；鳍型有源区域，其在远离衬底的第一方向上延伸，鳍型有源区域被包括在第一区和第二区的每个中；平行于鳍型有源区域的上表面延伸并与鳍型有源区域的上表面间隔开的多个纳米片，每个纳米片具有沟道区；栅极，其在交叉第一方向的第二方向上在鳍型有源区域之上延伸，其中栅极围绕每个纳米片的至少一部分；栅极电介质层，其被插置在纳米片与栅极之间；第一区中包括的第一源极和漏极区以及第二区中包括的第二源极和漏极区，第一源极和漏极区和第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：包括第一区和第二区的衬底；从所述衬底的所述第一区突出的第一鳍；设置在所述第一鳍上的多个第一纳米片；设置在所述第一鳍上的第一栅极；设置在所述第一鳍上的第一源极/漏极；以及设置在所述第一栅极的侧壁上的多个第一绝缘间隔物；其中，所述第一源极/漏极的侧壁的面向所述多个第一纳米片的侧表面是凹凸表面。2.根据权利要求1所述的半导体器件，其中，所述多个第一绝缘间隔物包括第一间隔物和设置在所述第一间隔物上方的第二间隔物，以及所述第二间隔物的垂直高度大于所述第一间隔物的垂直高度。3.根据权利要求1所述的半导体器件，其中，所述多个第一绝缘间隔物中的至少一个相对于所述衬底倾斜。4.根据权利要求1所述的半导体器件，其中，所述多个第一绝缘间隔物中的每个具有朝着所述第一栅极的方向凸起的侧壁。5.根据权利要求1所述的半导体器件，其中，所述多个第一绝缘间隔物的朝向所述第一源极/漏极的外侧壁从所述多个第一纳米片的侧壁向内偏移。6.根据权利要求1所述的半导体器件，其中，相对于所述衬底，所述第一源极/漏极的中心部分具有比其外部的水平低的水平。7.根据权利要求1所述的半导体器件，进一步包括：插置在所述多个第一绝缘间隔物和所述第一源极/漏极之间的多个气隙。8.根据权利要求1所述的半导体器件，进一步包括：从所述衬底的所述第二区突出的第二鳍；设置在所述第二鳍上的多个第二纳米片；设置在所述第二鳍上的第二栅极；以及设置在所述第二鳍上的第二源极/漏极，其中，所述第二源极/漏极的侧壁的面向所述多个第二纳米片的侧表面相对于所述衬底垂直，以及所述第一源极/漏极直接接触所述多个第一纳米片的侧壁的侧表面。9.一种半导体器件，包括：包括第一区和第二区的衬底；从所述衬底的所述第一区突出的第一鳍；从所述衬底的所述第二区突出的第二鳍；设置在所述第一鳍上的多个第一纳米片；设置在所述第二鳍上的多个第二纳米片；设置在所述第一鳍上的第一栅极，所述第一栅极包括在所述多个第一纳米片上的第一主栅极部分以及在所述多个第一纳米片和所述第一鳍之间的多个第一子栅极部分；设置在所述第二鳍上的第二栅极，所述第二栅极包括在所述多个第二纳米片上的第二主栅极部分以及在所述多个第二纳米片和所述第二鳍之间的多个第二子栅极部分；
设置在所述第一鳍上的第一源极/漏极，设置在所述第二鳍上的第二源极/漏极；以及设置在所述第一子栅极部分的侧壁上的多个第一绝缘间隔物，其中，所述多个第一绝缘间隔物中的一个设置在所述多个第一纳米片当中的两个相邻的第一纳米片之间，...

【专利技术属性】
技术研发人员：徐东灿，朴起宽，金东宇，申东石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：