半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括器件单元区，其中形成有叠层结构，包括第一沟道层、牺牲层和第二沟道层，器件单元区两侧形成有第一预埋电源层和第二预埋电源层，基底上形成有伪栅结构；在伪栅结构两侧的叠层结构中形成第一源漏掺杂层；形成覆盖第一源漏掺杂层的第一源漏互连层，向第一预埋电源层顶部延伸并电连接；在第一源漏互连层上形成隔绝层；在隔绝层上形成第二源漏掺杂层；在第二源漏掺杂层最靠近第二预埋电源层的侧壁形成保护墙；形成覆盖第二源漏掺杂层和保护墙的第二源漏互连层，向第二预埋电源层顶部延伸并电连接。本发明专利技术降低第二源漏互连层与第一源漏掺杂层或第一源漏互连层发生短接的概率。率。率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属
‑
氧化物
‑
半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式晶体管过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括用于形成自下而上依次堆叠的第一晶体管和第二晶体管的器件单元区；预埋电源层，位于所述器件单元区在第二方向上的两侧的基底中，包括位于所述器件单元区一侧的第一预埋电源层、以及位于所述器件单元区另一侧的第二预埋电源层；第一晶体管，位于所述器件单元区的基底上，所述第一晶体管包括沿第一方向延伸的第一沟道层、横跨所述第一沟道层且覆盖所述第一沟道层顶部和侧壁的第一栅极结构、以及位于所述第一栅极结构两侧的基底上的第一源漏掺杂层，所述第一源漏掺杂层与位于所述第一栅极结构下方的第一沟道层的端部相接触，所述第一方向垂直于所述第二方向；第一源漏互连层，覆盖所述第一源漏掺杂层，所述第一源漏互连层还从所述第一源漏掺杂层侧部，在纵向上向相对应的所述第一预埋电源层顶部延伸，并与所述预埋电源层电连接；隔绝层，位于所述第一源漏互连层的顶部；第二晶体管，堆叠于所述第一晶体管上方，所述第二晶体管包括沿所述第一方向延伸的第二沟道层、横跨所述第二沟道层且覆盖所述第二沟道层的第二栅极结构、以及位于所述第二栅极结构两侧的隔绝层上的第二源漏掺杂层，所述第二源漏掺杂层与位于所述第二栅极结构下方的第二沟道层的端部相接触；保护墙，位于所述第二源漏掺杂层最靠近所述第二预埋电源层的侧壁；第二源漏互连层，覆盖所述第二源漏掺杂层和保护墙，所述第二源漏互连层还从所述保护墙侧部，在纵向上向相对应的所述第二预埋电源层顶部延伸，并与所述第二预埋电源层电连接。2.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底、凸立于所述器件单元区的衬底的底部鳍部、以及位于所述衬底上并围绕所述底部鳍部的隔离层；所述预埋电源层位于所述衬底中，并被所述隔离层覆盖；所述第一沟道层位于所述底部鳍部上；所述第一源漏互连层在纵向上贯穿所述第一预埋电源层顶部的隔离层；所述第二源漏互连层在纵向上贯穿所述第二预埋电源层顶部的隔离层。3.如权利要求1或2所述的半导体结构，其特征在于，所述半导体结构还包括：第一层间介质层，位于所述基底上，且覆盖所述第一源漏互连层的侧壁、以及所述第一栅极结构和第二栅极结构的侧壁；所述第一互连层包括：沿所述第二方向延伸的第一横向部，位于所述第一层间介质层中，所述第一横向部覆盖所述第一源漏掺杂层；纵向延伸的第一纵向部，位于所述第一源漏掺杂层侧部的基底中，所述第一纵向部顶部与所述第一横向部底部相连，所述第一纵向部底部与所述第一预埋电源层顶部相连；所述隔绝层位于所述第一层间介质层中，并覆盖所述第一源漏互连层的顶部；所述第二源漏互连层包括：沿所述第二方向延伸的第二横向部，位于所述第一层间介质层中，所述第二横向部覆盖所述第二源漏掺杂层和保护墙；纵向延伸的第二纵向部，位于所述第二横向部底部的第一层间介质层和基底中，所述第二纵向部与所述第二预埋电源层顶部相连。4.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：第二层间介
质层，位于所述第二横向部和所述第一层间介质层之间，且位于所述隔绝层的顶部。5.如权利要求2所述的半导体结构，其特征在于，所述第二纵向部与所述保护墙相间隔。6.如权利要求1所述的半导体结构，其特征在于，所述隔绝层的材料均包括SiN、SiON、SiOCN、SiOC或SiOCH。7.如权利要求1所述的半导体结构，其特征在于，所述保护墙的材料为SiN。8.如权利要求1所述的半导体结构，其特征在于，所述保护墙沿所述第二方向的宽度为2nm至10nm。9.如权利要求1所述的半导体结构，其特征在于，所述第一源漏互连层的材料包括W或Co；第二源漏互连层的材料包括W或Co。10.如权利要求1所述的半导体结构，其特征在于，所述第一沟道层的材料包括硅、锗、锗化硅或
Ⅲ‑Ⅴ
族半导体材料；所述第二沟道层的材料包括硅、锗、锗化硅或
Ⅲ‑Ⅴ
族半导体材料。11.如权利要求1所述的半导体结构，其特征在于，所述第一栅极结构和第二栅极结构均包括栅介质层和位于所述栅介质层上的栅电极层；所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种；所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。12.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成自下而上依次堆叠的第一晶体管和第二晶体管的器件单元区，所述器件单元区的基底上形成有沿第一方向延伸的叠层结构，所述叠层结构包括第一沟道层、位于所述第一沟道层上的牺牲层、以及位于所述牺牲层上的第二沟道层，在第二方向上，所述器件单元区两侧的基底中分别形成有第一预埋电源层和第二预埋电源层，所述第二方向垂直于所述第一方向，所述基底上还形成有横跨所述叠层结构的伪栅结...

【专利技术属性】
技术研发人员：赵君红，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：