半导体结构及其制作工艺制造技术

本发明专利技术公开一种半导体结构及其制作工艺。该半导体结构包含一基底、一薄膜晶体管位于该基底上，该薄膜晶体管包含一薄膜晶体管通道层、一第一源极与一第一漏极位于该薄膜晶体管通道层中以及一第一覆盖层位于该薄膜晶体管通道层上、一金属氧化物半场效晶体管位于该基底上，该薄膜晶体管包含一第二栅极、一第二源极与一第二漏极位于该第二栅极两侧以及一第二覆盖层位于该第二栅极上，其中该第二覆盖层与该第一覆盖层的顶面同高、以及一第一层间介电层位于该第一覆盖层与该第二覆盖层上，其中该第一层间介电层与该第一覆盖层共同作为该薄膜晶体管的栅介电层。薄膜晶体管的栅介电层。薄膜晶体管的栅介电层。

【技术实现步骤摘要】
半导体结构及其制作工艺


[0001]本专利技术涉及一种半导体结构及其制作方法，尤其是涉及一种与互补式金属氧化物半导体制作工艺整合的半导体结构及其制作方法(制作工艺)。

技术介绍

[0002]随着过去数年在薄膜晶体管(TFTs)技术方面快速且持续的演进，TFT显示面板已开发出除了荧幕以外的其他应用，例如柔性电子产品、生医感测器、非挥发性存储器、或是三维芯片等。其中，由于近年来车用电子、无线通讯装置以及数据处理等产业的蓬勃发展，在这些创新的应用中，使用薄膜晶体管来作为功率芯片(power IC)为目前市场关注的主流焦点，市场对于高功率与高频高速的晶体管元件的需求不断增长。在这样的背景下，如何将薄膜晶体管元件与传统的金属氧化物半导体(CMOS)逻辑制作工艺整合，以简化整体制作工艺并降低成本，为本领域技术人员急需努力研究与开发的课题。

技术实现思路

[0003]根据上述市场需求，本专利技术于此提出了一种新颖的半导体结构及其制作方法(制作工艺)，其特点在于将高压薄膜晶体管元件的制作整合到CMOS逻辑前段制作工艺(FEOL)中，可大幅减少整本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包含：基底；薄膜晶体管，位于该基底上，该薄膜晶体管包含薄膜晶体管通道层、第一源极与第一漏极位于该薄膜晶体管通道层中以及第一覆盖层位于该薄膜晶体管通道层上；金属氧化物半场效晶体管，位于该基底上，该薄膜晶体管包含第二栅极、第二源极与第二漏极分别位于该第二栅极两侧、以及第二覆盖层位于该第二栅极上，其中该第二覆盖层与该第一覆盖层的顶面同高；以及第一层间介电层，位于该第一覆盖层与该第二覆盖层上，其中该第一层间介电层与该第一覆盖层共同作为该薄膜晶体管的栅介电层。2.如权利要求1所述的半导体结构，还包含第一栅极，位于该第一层间介电层上。3.如权利要求2所述的半导体结构，还包含第二层间介电层位于该第一栅极与该第一层间介电层上，以及接触件穿过该第二层间介电层以及该第一层间介电层并连接该第一栅极、该第一源极、该第一漏极、该第二栅极、该第二源极以及该第二漏极。4.如权利要求1所述的半导体结构，还包含间隔壁，位于该薄膜晶体管通道层与该第二栅极的两侧。5.如权利要求4所述的半导体结构，还包含接触蚀刻停止层，位于该些间隔壁外侧。6.如权利要求5所述的半导体结构，还包含第三层间介电层，位于该接触蚀刻停止层上，该第三层间介电层、该接触蚀刻停止层、该第一覆盖层以及该第二覆盖层的顶面齐平，该第一层间介电层位于该第三层间介电层、该接触蚀刻停止层、该第一覆盖层以及该第二覆盖层上。7.如权利要求1所述的半导体结构，还包含缓冲层，位于该薄膜晶体管通道层与该基底之间。8.一种半导体制作工艺，包含：在基底上形成薄膜晶体管通道层；在该薄膜晶体管通道层形成后，在该基底上制作金属氧化物半场效晶体管，该金属氧化物半场效晶体管包含第一栅极...

【专利技术属性】
技术研发人员：李信宏，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：