一种M-LVDS驱动电路制造技术

本发明专利技术属于电子电路技术领域，其目的在于提供一种M

【技术实现步骤摘要】
一种M
‑
LVDS驱动电路


[0001]本专利技术属于电子电路
，具体涉及一种M
‑
LVDS驱动电路。

技术介绍

[0002]LVDS（Low Voltage Differential Signaling，低电压差分信号）驱动器在通信网络中广泛用于笔记本电脑、成像、测量、医疗和汽车等领域，该器件使用小摆幅差分信号进行快速数据传输，因此功率显著降低，并且具有出色的抗噪性。过去数年，LVDS驱动器随着不同应用的需求不断发展，衍生出满足各类特定要求的不同分支，例如M
‑
LVDS（Multipoint Low Voltage Differential Signaling，多点低电压差分信号）驱动器等。
[0003]传统M
‑
LVDS驱动器输出差分信号的电路原理图如图1所示，其由两个对称设置的驱动电路101和102、特性阻抗Z0的差分电缆、终端电阻RT（通常为50Ω）和接收器组成。M
‑
LVDS驱动器的输入电流源由固定偏置电流I1和差分电压控制电路输出的调整电流I2共同组成，从而驱动差分电缆。由于接收器的直流输入阻抗很高，M
‑
LVDS驱动器的输出电流IOUT大部分直接流过终端电阻RT。通常情况下，电流源I1和I2始终处于开启状态，通过对称的驱动电路101和102的开关，可改变流过终端电阻RT的电流方向，从而使得接收器产生“1”或“0”的逻辑状态。M
‑
LVDS驱动器的强度比LVDS驱动器更高，在负载RT为50Ω的情况下，其输出电压摆幅|VOD|在480mV到650mV之间，所以可以解决多点应用中的问题。M
‑
LVDS驱动器可消除对称的驱动电路101和102的开关噪声尖峰，以及由打开和关闭大电流开关管而引起的EMI（Electromagnetic Interference，电磁干扰）。其次，由于通过两条电缆组成的差分电缆来传输差分信号，且两个差分信号彼此相邻，使得M
‑
LVDS驱动器具有相当大的抗噪声能力。
[0004]但是，在使用现有技术过程中，专利技术人发现现有技术中至少存在如下问题：尽管低功耗、低EMI和高噪声抗干扰能力使得M
‑
LVDS驱动器成为多点高速数据转换器的接口选择，但在打开或者关闭驱动电路101和102的开关时，驱动器仍然产生了较大的开关噪声尖峰，由此带来的EMI也将对系统造成影响。在实际应用中，虽然差分输出信号能够在一定程度上降低开关噪声尖峰和EMI的影响，但这对M
‑
LVDS驱动器应用端的要求较高，必须对PCB线对、差分电缆等设施进行精心设计，来避免阻抗的不连续和信号传输的时延差导致的不匹配问题，否则EMI较大，容易造成差分信号在传输介质终端发生信号反射，影响传输信号的完整性。

技术实现思路

[0005]本专利技术旨在至少在一定程度上解决上述技术问题，本专利技术提供了一种M
‑
LVDS驱动电路。
[0006]为了实现上述目的，本专利技术采用以下技术方案：本专利技术提供了一种M
‑
LVDS驱动电路，包括上拉驱动控制电路、下拉驱动控制电路、上拉开关电路、下拉开关电路、上拉输入逻辑控制电路和下拉输入逻辑控制电路；
所述上拉输入逻辑控制电路的两个输入端分别接入数据输入信号DIN+和使能控制信号DEN，所述上拉输入逻辑控制电路的输出端依次通过所述上拉驱动控制电路与所述上拉开关电路引出输出端信号DOUT
‑
；所述下拉输入逻辑控制电路的两个输入端分别接入所述数据输入信号DIN+和所述使能控制信号DEN，所述下拉输入逻辑控制电路的输出端依次通过所述下拉驱动控制电路与所述下拉开关电路引出所述输出端信号DOUT
‑
。
[0007]在一个可能的设计中，所述上拉驱动控制电路包括两个输入端，所述上拉输入逻辑控制电路包括两个输出端，所述上拉驱动控制电路的第一输入端与所述上拉输入逻辑控制电路的第一输出端连接，所述上拉驱动控制电路的第二输入端与所述上拉输入逻辑控制电路的第二输出端连接；所述上拉驱动控制电路包括K个输出端，K为正整数，所述上拉开关电路包括与所述上拉驱动控制电路的K个输出端一一对应设置的K个上拉开关管，所述上拉驱动控制电路的K个输出端分别与K个上拉开关管的栅极对应连接，K个上拉开关管的漏极均接入第一偏置电压BIASP，K个上拉开关管的源极均引出所述输出端信号DOUT
‑
。
[0008]在一个可能的设计中，所述M
‑
LVDS驱动电路还包括总线电压保护电路，所述总线电压保护电路包括与所述上拉驱动控制电路的K个输出端一一对应设置的K个NMOS管、与K个NMOS管一一对应设置的K个从PMOS管、主PMOS管和二极管；所述二极管的正极接入电源电压VDD，所述二极管的负极接入输出信号SUB；所述主PMOS管的栅极接入所述电源电压VDD，所述主PMOS管的漏极引出所述输出端信号DOUT
‑
，所述主PMOS管的源极和衬底均接入所述输出信号SUB；K个NMOS管的栅极均接入所述电源电压VDD，K个NMOS管的源极分别与所述上拉驱动控制电路的K个输出端对应连接，K个NMOS管的漏极分别与K个从PMOS管的漏极对应连接，并分别作为所述总线电压保护电路的K个输出端与K个上拉开关管的栅极一一连接，K个上拉开关管的衬底接入所述输出信号SUB；K个从PMOS管的栅极均接入所述电源电压VDD，K个从PMOS管的源极引出所述输出端信号DOUT
‑
，K个从PMOS管的衬底接入所述输出信号SUB。
[0009]在一个可能的设计中，所述下拉驱动控制电路包括两个输入端，所述下拉输入逻辑控制电路包括两个输出端，所述下拉驱动控制电路的第一输入端与所述下拉输入逻辑控制电路的第一输出端连接，所述下拉驱动控制电路的第二输入端与下拉输入逻辑控制电路的第二输出端连接；所述下拉驱动控制电路包括K个输出端，K为正整数，所述下拉开关电路包括与所述下拉驱动控制电路的K个输出端一一对应设置的K个下拉开关管，所述下拉驱动控制电路的K个输出端分别与K个下拉开关管的栅极对应连接，K个下拉开关管的漏极均接入第二偏置电压BIASN，K个下拉开关管的源极均引出所述输出端信号DOUT
‑
。
[0010]在一个可能的设计中，所述上拉驱动控制电路和所述下拉驱动控制电路均采用驱动控制电路；所述驱动控制电路包括依次连接的驱动控制一电路、驱动控制二电路和驱动控制三电路，其中，所述驱动控制一电路设置有K
‑
2个，K为大于等于3的自然数；所有驱动控制一电路中，第一级驱动控制一电路的第一输入端INX_1与所述驱动控制三电路的第二输入端INY_3连接，并作为所述驱动控制电路的第一输入端；所有驱动控
制一电路的第二输入端INY_1均与所述驱动控制二电路的第二输入端INY_2连接，并作为所述驱动控制电路的第二输入端；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种M
‑
LVDS驱动电路，其特征在于：包括上拉驱动控制电路（201）、下拉驱动控制电路（202）、上拉开关电路（203）、下拉开关电路（204）、上拉输入逻辑控制电路（206）和下拉输入逻辑控制电路（207）；所述上拉输入逻辑控制电路（206）的两个输入端分别接入数据输入信号DIN+和使能控制信号DEN，所述上拉输入逻辑控制电路（206）的输出端依次通过所述上拉驱动控制电路（201）与所述上拉开关电路（203）引出输出端信号DOUT
‑
；所述下拉输入逻辑控制电路（207）的两个输入端分别接入所述数据输入信号DIN+和所述使能控制信号DEN，所述下拉输入逻辑控制电路（207）的输出端依次通过所述下拉驱动控制电路（202）与所述下拉开关电路（204）引出所述输出端信号DOUT
‑
。2.根据权利要求1所述的一种M
‑
LVDS驱动电路，其特征在于：所述上拉驱动控制电路（201）包括两个输入端，所述上拉输入逻辑控制电路（206）包括两个输出端，所述上拉驱动控制电路（201）的第一输入端与所述上拉输入逻辑控制电路（206）的第一输出端连接，所述上拉驱动控制电路（201）的第二输入端与所述上拉输入逻辑控制电路（206）的第二输出端连接；所述上拉驱动控制电路（201）包括K个输出端，K为正整数，所述上拉开关电路（203）包括与所述上拉驱动控制电路（201）的K个输出端一一对应设置的K个上拉开关管，所述上拉驱动控制电路（201）的K个输出端分别与K个上拉开关管的栅极对应连接，K个上拉开关管的漏极均接入第一偏置电压BIASP，K个上拉开关管的源极均引出所述输出端信号DOUT
‑
。3.根据权利要求2所述的一种M
‑
LVDS驱动电路，其特征在于：所述M
‑
LVDS驱动电路还包括总线电压保护电路（205），所述总线电压保护电路（205）包括与所述上拉驱动控制电路（201）的K个输出端一一对应设置的K个NMOS管、与K个NMOS管一一对应设置的K个从PMOS管、主PMOS管（MP3）和二极管（D1）；所述二极管（D1）的正极接入电源电压VDD，所述二极管（D1）的负极接入输出信号SUB；所述主PMOS管（MP3）的栅极接入所述电源电压VDD，所述主PMOS管（MP3）的漏极引出所述输出端信号DOUT
‑
，所述主PMOS管（MP3）的源极和衬底均接入所述输出信号SUB；K个NMOS管的栅极均接入所述电源电压VDD，K个NMOS管的源极分别与所述上拉驱动控制电路（201）的K个输出端对应连接，K个NMOS管的漏极分别与K个从PMOS管的漏极对应连接，并分别作为所述总线电压保护电路（205）的K个输出端与K个上拉开关管的栅极一一连接，K个上拉开关管的衬底接入所述输出信号SUB；K个从PMOS管的栅极均接入所述电源电压VDD，K个从PMOS管的源极引出所述输出端信号DOUT
‑
，K个从PMOS管的衬底接入所述输出信号SUB。4.根据权利要求1所述的一种M
‑
LVDS驱动电路，其特征在于：所述下拉驱动控制电路（202）包括两个输入端，所述下拉输入逻辑控制电路（207）包括两个输出端，所述下拉驱动控制电路（202）的第一输入端与所述下拉输入逻辑控制电路（207）的第一输出端连接，所述下拉驱动控制电路（202）的第二输入端与下拉输入逻辑控制电路（207）的第二输出端连接；所述下拉驱动控制电路（202）包括K个输出端，K为正整数，所述下拉开关电路（204）包括与所述下拉驱动控制电路（202）的K个输出端一一对应设置的K个下拉开关管，所述下拉驱动控制电路（202）的K个输出端分别与K个下拉开关管的栅极对应连接，K个下拉开关管的漏极均接入第二偏置电压BIASN，K个下拉开关管的源极均引出所述输出端信号DOUT
‑
。
5.根据权利要求1所述的一种M
‑
LVDS驱动电路，其特征在于：所述上拉驱动控制电路（201）和所述下拉驱动控制电路（202）均采用驱动控制电路；所述驱动控制电路包括依次连接的驱动控制一电路、驱动控制二电路和驱动控制三电路，其中，所述驱动控制一电路设置有K
‑
2个，K为大于等于3的自然数；所有驱动控制一电路中，第一级驱动控制一电路的第一输入端INX_1与所述驱动控制三电路的第二输入端INY_3连接，并作为所述驱动控制电路的第一输入端；所有驱动控制一电路的第二输入端INY_1均与所述驱动控制二电路的第二输入端INY_2连接，并作为所述驱动控制电路的第二输入端；所有驱动控制一电路的任意两个相邻驱动控制一电路中，前一级驱动控...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：成都芯翼科技有限公司，
类型：发明
国别省市：