降低LDO输入输出电压差的电路和低压差线性稳压器制造技术

本发明专利技术公开一种降低LDO输入输出电压差的电路，包括功率输出电路、负载电流采样电路和电压调节电路；功率输出电路包括功率管P和负载电阻RL功率管P的漏极与负载电阻RL和负载电流采样电路连接，功率管P的衬底与电压调节电路和负载电流采样电路连接，负载电阻RL接地；负载电流采样电路与电压调节电路连接，负载电流采样电路接入电源电压VDD；电压调节电路接入电源电压VDD。本发明专利技术根据负载电流的变化，线性的调整功率管上的电势差，从而达到动态减小功率管阈值电压，进而降低LDO的输入输出电压差，避免通过增加功率管尺寸降低输入输出电压差影响LDO的环路稳定性和输出响应速度，并减小了芯片的成本，提高了转换效率。提高了转换效率。提高了转换效率。

【技术实现步骤摘要】
降低LDO输入输出电压差的电路和低压差线性稳压器


[0001]本专利技术属于LDO压差降低
，具体涉及一种降低LDO输入输出电压差的电路和低压差线性稳压器。

技术介绍

[0002]Dropout（输入输出电压差）电压是指随着输入电压减小而输出电压降低到稳定值的约2%时输入电压与输出电压的差值，是LDO（low dropout regulator，低压差线性稳压器）最重要的参数。降低dropout电压有助于降低LDO上的功率损耗，提高转换效率。
[0003]现有技术中，常见的降低dropout电压的方法是在功率管沟道长度不变的情况下增加沟道宽度，从而降低功率管的导通电阻，进而达到降低dropout电压的目的，然而，功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高。

技术实现思路

[0004]本专利技术的目的是提供一种降低LDO输入输出电压差的电路和低压差线性稳压器，用以解决现有技术中存在的功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高的技术问题。
[0005]为了实现上述目的，本专利技术采用以下技术方案：一方面提供一种降低LDO输入输出电压差的电路，包括功率输出电路、负载电流采样电路和电压调节电路；所述功率输出电路包括功率管P和负载电阻RL，所述功率管P的栅极用于接收LDO的DRV驱动信号，所述功率管P的源极接入电源电压VDD，所述功率管P的漏极分别与负载电阻RL的第一端和所述负载电流采样电路的第一端连接，所述功率管P的衬底分别与所述电压调节电路的第一端和所述负载电流采样电路的第二端连接，所述负载电阻RL的另一端接地；所述负载电流采样电路的第二端还与所述电压调节电路的第一端连接，所述负载电流采样电路的第三端接入电源电压VDD；所述电压调节电路的第二端接入电源电压VDD；其中，所述负载电流采样电路用于采样负载电流，并将采样后的负载电流传输至所述电压调节电路，所述电压调节电路用于生成随负载电流变化的线性压降，以便降低LDO的输入输出电压差。
[0006]在一种可能的设计中，还包括钳位保护电路，所述钳位保护电路的第一端分别与所述功率管P的衬底、所述负载电流采样电路的第二端以及所述电压调节电路的第一端连接，所述钳位保护电路的第二端接入电源电压VDD；其中，所述钳位保护电路用于对所述功率管P进行漏电保护。
[0007]在一种可能的设计中，所述负载电流采样电路包括运算放大器、采样管MP1和放大管MP2；
所述运算放大器的同相输入端与所述功率管P的漏极连接，所述运算放大器的反相输入端分别与所述采样管MP1的漏极和放大管MP2的源极连接，所述运算放大器的输出端与所述放大管MP2的栅极连接；所述采样管MP1的栅极用于接收LDO的DRV驱动信号，所述采样管MP1的源极接入电源电压VDD，所述采样管MP1的衬底与所述电压调节电路的第一端连接，所述采样管MP1的漏极还与所述放大管MP2的源极连接；所述放大管MP2的衬底接入电源电压VDD，所述放大管MP2的漏极与所述电压调节电路的第一端连接；其中，所述运算放大器与所述放大管MP2构成单位增益负反馈，以使所述采样管MP1的漏极电压与功率管P的漏极电压一致；所述采样管MP1用于采样负载电流，并将采样电流传输至所述电压调节电路。
[0008]在一种可能的设计中，所述电压调节电路包括调节电阻R1和电流镜，所述调节电阻的第一端接入电源电压VDD，所述调节电阻的第二端分别与所述功率管P的衬底、所述采样管MP1的衬底以及所述电流镜的第一端连接，所述电流镜的第二端与所述放大管MP2的漏极连接；其中，所述电流镜用于将采样电流比例镜像至调节电阻R1，以便调节R1上产生与负载电流呈线性比例函数的压降。
[0009]在一种可能的设计中，所述电流镜采用双层电流镜。
[0010]在一种可能的设计中，所述钳位保护电路采用具有低于预设值的反向击穿电压的二极管，所述二极管的第一端分别与功率管P的衬底、所述采样管MP1的第一端、所述调节电阻R1的第二端以及所述电流镜的第一端连接，所述二极管的第二端接入电源电压VDD，所述二极管用于对所述功率管P的衬底电位和源极电位进行钳位保护。
[0011]另一方面提供一种低压差线性稳压器，包括如第一方面任意一种可能的设计中所述的降低LDO输入输出电压差的电路。
[0012]本专利技术相较于现有技术的有益效果是；本专利技术通过将功率输出电路与负载电流采样电路和电压调节电路连接，通过负载电流采样电路来精准复制负载电流，并将采样得到的负载电流传输至所述电压调节电路，以便电压调节电路生成负载电流的线性压降，即生成功率管的调节电压，从而可以根据负载电流的变化，线性的调整功率管上的电势差，进而降低LDO的输入输出电压差，避免对功率管本身结构进行改进，增加了电路的环路稳定性和输出响应速度，并减小了芯片的成本；通过设置钳位保护电路来对功率管衬底和源端电压进行钳位保护，从而避免了功率管对衬底漏电，提高了电路运行的安全性。
附图说明
[0013]图1为本申请实施例中的降低LDO输入输出电压差的电路的原理图；图2为本申请实施例中的P型衬底工艺与PMOS相关的寄生PNP；图3为本申请实施例中的降低LDO输入输出电压差的电路与现有电路的曲线对比图。
[0014]其中，1
‑
功率输出电路；2
‑
负载电流采样电路；3
‑
电压调节电路；4
‑
钳位保护电路。
具体实施方式
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将结合附图和实施例或现有技术的描述对本专利技术作简单地介绍，显而易见地，下面关于附图结构的描述仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本专利技术，但并不构成对本专利技术的限定。
[0016]实施例为了解决现有技术中的功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高的技术问题，本申请实施例提供了一种降低LDO输入输出电压差的电路，该电路通过将功率输出电路与负载电流采样电路和电压调节电路连接，通过负载电流采样电路来精准复制负载电流，并将采样得到的负载电流传输至所述电压调节电路，以便电压调节电路生成负载电流的线性压降，即生成功率管的调节电压，从而可以根据负载电流的变化，线性的调整功率管的电势差，进而降低LDO的输入输出电压差，增加了电路的环路稳定性和输出响应速度，并减小了芯片的成本。
[0017]下面将对本申请实施例提供的降低LDO输入输出电压差的电路进行详细说明。
[0018]如图1
‑
图3所示，本申请实施例一方面提供一种降低LDO输入输出电压差的电路，包括功率输出电路1、负载电流采样电路2和电压调节电路3；所述功率输出电路1包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低LDO输入输出电压差的电路，其特征在于，包括功率输出电路（1）、负载电流采样电路（2）和电压调节电路（3）；所述功率输出电路（1）包括功率管P和负载电阻RL，所述功率管P的栅极用于接收LDO的DRV驱动信号，所述功率管P的源极接入电源电压VDD，所述功率管P的漏极分别与负载电阻RL的第一端和所述负载电流采样电路（2）的第一端连接，所述功率管P的衬底分别与所述电压调节电路（3）的第一端和所述负载电流采样电路（2）的第二端连接，所述负载电阻RL的另一端接地；所述负载电流采样电路（2）的第二端还与所述电压调节电路（3）的第一端连接，所述负载电流采样电路（2）的第三端接入电源电压VDD；所述电压调节电路（3）的第二端接入电源电压VDD；其中，所述负载电流采样电路（2）用于采样负载电流，并将采样后的电流传输至所述电压调节电路（3），所述电压调节电路（3）用于生成随负载电流变化的线性压降，以便降低LDO的输入输出电压差。2.根据权利要求1所述的降低LDO输入输出电压差的电路，其特征在于，还包括钳位保护电路（4），所述钳位保护电路（4）的第一端分别与所述功率管P的衬底、所述负载电流采样电路（2）的第二端以及所述电压调节电路（3）的第一端连接，所述钳位保护电路（4）的第二端接入电源电压VDD；其中，所述钳位保护电路（4）用于对所述功率管P进行钳位保护。3.根据权利要求2所述的降低LDO输入输出电压差的电路，其特征在于，所述负载电流采样电路（2）包括运算放大器、采样管MP1和放大管MP2；所述运算放大器的同相输入端与所述功率管P的漏极连接，所述运算放大器的反相输入端分别与所述采样管MP1的漏极和放大管MP2的源极连接，所述运算放大器的输出端与所述放...

【专利技术属性】
技术研发人员：洪锋明，
申请(专利权)人：成都芯翼科技有限公司，
类型：发明
国别省市：